半导体存储装置中的延迟锁定回路及其时钟锁定方法.pdf

  1. 类别:专利
  2. 上传人:wuyuzegang
  3. 上传时间:2023/4/21 16:59:02
  4. 文件大小:886K
  5. 下载次数:0
  6. 消耗积分 : 50积分 移动终端:免积分

收藏

简介:

一种用以产生一延迟锁定的时钟信号的延迟锁定回路(DLL),其包含一比较器使能信号产生器,用于产生一比较器使能信号以响应一复位信号以及多个时钟除频信号;一半锁检测器,用于产生半锁检测信号以响应该比较器使能信号;一相位比较器,由比较器使能信号所使能,用以接收一上升沿时钟信号及一反馈时钟信号,以比较该上升沿时钟信号及反馈时钟信号的相位并输出该比较结果;以及一DLL产生器,用于产生延迟锁定的时钟信号以响应该比较结果,其中该比较器使能信号是通过将复位信号的脉冲宽度扩大一预定量所产生。

打开失败或需在电脑查看,请在电脑上的资料中心栏目,点击"我的下载"。建议使用手机自带浏览器。

  • 注意:
  • 1、下载文件需消耗流量,最好在wifi的环境中下载,如果使用3G、4G下载,请注意文件大小
  • 2、下载的文件一般是pdf、word文件,下载后如不能直接浏览,可到应用商店中下载相应的阅读器APP。
  • 3、下载的文件如需解压缩,如果手机没有安装解压缩软件,可到应用商店中下载相应的解压缩APP。