封装材料

前言芯片封装的主要目的是为了保护芯片，使芯片免受苛刻环境和机械的影响，并让芯片电极和外界电路实现连通，如此才能实现其预先设计的功能。常用的一种封装技术是包封或密封，通常采用低温的聚合物来实现。例如，导电环氧银胶用于芯片和基板的粘接，环氧塑封料用于芯片的模塑封，以及底部填充胶用于倒装焊芯片与基板间的填充等。主要的封装材料、工艺方法及特性如图1所示。包封必须满足一定的机械、热以及化学特性要求，不然直接影响封装效果以及整个器件的可靠性。流动和粘附性是任何包封材料都必须优化实现的两个主要物理特性。在特定温度范围内的热膨胀系数（CTE）、超出可靠性测试范围（-65℃至150℃）的玻璃化转变温度（Tg）对封装的牢固性至关重要。对于包封，以下要求都是必须的：包封材料的CTE和焊料的CTE比较接近以确保两者之间的低应力；在可靠性测试中，玻璃转化温度（Tg）能保证尺寸的稳定性；在热循环中，弹性模量不会导致大的应力；断裂伸长率大于1%；封装材料必须有低的吸湿性。但是，这些特性在某种类型的环氧树脂里并不同时具备。因此，包封用的环氧树脂是多种环氧的混合物。表1列出了倒装焊底部填充胶的一些重要的特性。随着对半导体器件的性能要求越来越高，对封装材料的要求同步提高，尤其是在湿气的环境下，性能评估和热失效分析更是至关重要，而这些都可以通过热分析技术给予准确测量，并可进一步用于工艺的CAE模拟仿真，帮助准确评估封装质量的优劣与否。表1 倒装焊中底部填充胶的性能要求[1]图1. 主要封装材料、工艺方法及特性[2]热性能检测梅特勒托利多全套热分析技术为半导体封装材料的性能评估和热失效分析提供全面、创新的解决方案。差示扫描量热仪DSC可以精准评估封装材料的Tg、固化度、熔点和Cp，并且结合行业内具有优势的动力学模块（非模型动力学MFK）可以高精准评估环氧胶的固化反应速率，从而为Moldex 3D模拟环氧塑封料、底部填充胶的流动特性提供可靠的数据。如图2所示，在非模型动力学的应用下，环氧胶在180℃下所预测的固化速率与实际测试曲线所表现出的固化行为具有非常高的一致性。热重TGA或同步热分析仪TGA/DSC可以准确测量封装材料的热分解温度，如失重1%时的温度，以及应用热分解动力学可以评估焊料在一定温度下的焊接时间。热机械分析仪TMA可以精准测量封装材料的热膨胀、固化时的热收缩、以及CTE和Tg，动态机械分析仪DMA提供封装材料准确的弹性模量、剪切模量、泊松比、断裂伸长率等力学数据，进一步可为Moldex 3D模拟芯片封装材料的翘曲和收缩提供可靠数据来源。图2. DSC结合非模型动力学评估环氧胶的固化反应速率检测难点1、 凝胶时间凝胶时间是Moldex 3D模拟环氧塑封料、底部填充胶流动特性的非常重要的数据来源之一。目前，行业内有多种测试凝胶时间的方法和设备。比如利用拉丝原理的凝胶时间测试仪，另有国家标准GB 12007.7-89环氧树脂凝胶时间测定方法[3]，即利用标准柱塞在环氧树脂固化体系中往复运动受阻达到一个值而指示凝胶时间。但是，其对柱塞的形状和浮力要求较高，测试样品量也很大，仅适用于在试验温度下凝胶时间不小于5 min的环氧树脂固化体系，并且不适用于低于室温的树脂、高粘度树脂和有填料的体系。由此可见，现有测试方法都存在测试误差、硬件缺陷和测试范围有限等问题。梅特勒托利多创新性TMA/SDTA2+的DLTMA（动态载荷TMA）模式结合独家的负力技术可以准确测定凝胶时间。在常规TMA测试中，探针上施加的是恒定力，而在DLTMA模式中，探针上施加的是周期性力。如图3右上角插图所示，探针上施加的力随时间的变化关系，力在0.05N与-0.05N之间周期性变化，这里尤为关键的一点是，测试凝胶时间必须要使用负力，即不仅需要探针往下压，还需要探针能够自动向上抬起。图3所示案例为测试导电环氧银胶的凝胶时间，样品置于40μl铝坩埚内并事先固定在TMA石英支架平台上，采用直径为1.1 mm的平探针在恒定160℃条件下施加正负力交替变换测试。在未发生凝胶固化之前，探针不会被样品粘住，负力技术可使探针自由下压和抬起，测试的位移曲线表现出较大的位移变化。当发生交联固化，所施加的负力不足以将探针从样品中抬起，位移振幅突然减小为0，曲线成为一条直线。通过分析位移突变过程中的外推起始点即可得到凝胶时间。此外，固化后的环氧银胶片，可通过常规的TMA测试获得Tg以及玻璃化转变前后的CTE，如图3下方曲线所示。图3. 上图：TMA/SDTA2+的DLTMA模式结合负力技术准确测定凝胶时间. 下图：固化导电环氧银胶片的CTE和Tg测试.2、 弯曲弹性模量在热循环过程中，弹性模量不会导致过大的应力。封装材料在不同温度下的弹性模量可通过DMA直接测得。日本工业标准JIS C6481 5.17.2里要求使用弯曲模式对厚度小于0.5mm、跨距小于4mm、宽度为10mm的封装基板进行弯曲弹性模量测试。从DMA测试技巧角度来讲，如此小尺寸的样品应首选拉伸模式测试。弯曲模式在DMA中一共有三种，即三点弯曲、单悬臂和双悬臂，从样品的刚度及夹具的刚度和尺寸考虑，三点弯曲和双悬臂并不适合此类样品的测试。因此，单悬臂成为唯一的可能性，但考虑到单悬臂夹具尺寸和跨距小于4mm的要求，市面上大部分DMA难以满足此类测试。梅特勒托利多创新性DMA1另标配了单悬臂扩展夹具，可方便夹持小尺寸样品并能实现最小跨距为1mm的测试。图4为对厚度为40μm的基板分别进行x轴和y轴方向上的单悬臂测试，在跨距3.5mm、20Hz的频率下以10K/min的升温速率从25℃加热至350℃。从tan delta的出峰情况可以判断基板的Tg在241℃左右，以及在室温下的弯曲弹性模量高达12-13GPa。图4. DMA1单悬臂扩展夹具测试封装基板的弯曲弹性模量.3、 湿气对封装材料的影响湿气腐蚀是IC封装失效的主要原因，其降低了器件的性能和可靠性。保存在干燥环境下的封装环氧胶，完全固化后在高温和高湿气环境下也会吸湿发生水解，降低封装体的机械性能，无法有效保护内部的芯片。此外，焊球和底部填充环氧胶之间的粘附强度在湿气环境中放置一段时间后也会遭受破坏。水汽的吸收导致环氧胶的膨胀，并引起湿应力，这是引线连接失效的主要因素。通过湿热试验可以对封装材料的抗湿热老化性能进行系统的评估，进而对其进行改善，提升整体性能。通常是采用湿热老化箱进行处理，然后实施各项性能的评估。因此，亟需提供一种能够提高封装材料湿热老化测试效率的方法。梅特勒托利多TMA/SDTA2+和湿度发生器的联用方案，以及DMA1和湿度发生器的联用方案可以实现双85（85℃、85%RH）和60℃、90%RH的技术参数，这也是行业内此类湿度联用很难达到的技术指标。因此，可以原位在线环测封装材料在湿热条件下的尺寸稳定性和力学性能。图5. TMA/SDTA2+-湿度联用方案测试高填充环氧的尺寸变化.图5显示了TMA-湿度联用方案在不同湿热程序下高填充环氧的尺寸变化。湿热程序分别为20℃、60%RH、约350min，23℃、50%RH、约350min，30℃、30%RH、约350min，40℃、20%RH、约350min，60℃、10%RH、约350min，80℃、5%RH、约350min。可以看出，在60%的高湿环境下高填充环氧在350min内膨胀约0.016%，后续再降低湿度并升高温度，样品主要在温度的作用下发生较大的热膨胀。图6为DMA-湿度联用方案在双85的条件下评估PCB的机械性能的稳定性，测试时间为7天。可以看出，PCB在高湿热的环境下弹性模量有近似6%的变化，这与PCB的树脂材料发生吸湿后膨胀并引起湿应力是密不可分的，并且存在导致器件失效的风险。图6. DMA1-湿度联用方案测试PCB的弹性模量.4、 化学品质量对于封装结果的影响封装过程中会使用到各类的湿电子化学品，尤其是晶圆级封装等先进封装的工艺流程，对于清洗液、蚀刻液等材料的质量管控可以类比晶圆制造过程中的要求，同时针对不同工艺段的化学品浓度等配比都有所不同，因此如何控制使用的电子化学品质量对于封装工艺的效能有着重要的意义。下表展示了部分涉及到的化学品浓度检测的滴定检测方案，常规的酸碱滴定、氧化还原滴定可以基本满足对于单一品类化学品浓度的检测需求。指标电极滴定剂样品量85%H3PO4酸碱玻璃电极1mol/L NaOH0.5~1g96%H2SO4酸碱玻璃电极1mol/L NaOH0.5~1g70%HNO3酸碱玻璃电极1mol/L NaOH0.5~1g36%HCl酸碱玻璃电极1mol/L NaOH0.5~1g49%HF特殊耐HF酸碱电极1mol/L NaOH0.3~0.4gDHF（100：1）特殊耐HF酸碱电极1mol/L NaOH20-30g29%氨水酸碱玻璃电极1mol/L NaOH0.9~1.2gECP（acidity）酸碱玻璃电极1mol/L NaOH≈8g29%NH4OH酸碱玻璃电极1mol/L HCl0.5~1gCTS-100清洗液酸碱玻璃电极1mol/L NaOH≈1g表1. 部分化学品检测方法列表另一方面，对于刻蚀液等品类，常常会用到混酸等多种物质混配而成的化学品，以起到综合的反应效果，如何对于此类复杂的体系浓度进行检测，成为实际生产过程中比较大的挑战。梅特勒托利多自动电位滴定仪，针对不同的混合液制订不同的检测方案，如铝刻蚀液的硝酸/磷酸/醋酸混合液，在乙醇和丙二醇混合溶剂的作用下，采用非水酸碱电极针对不同酸液pKa的不同进行检测，得到以下图谱，一次滴定即可测定三种组分的含量。图7. 一种铝刻蚀液滴定曲线结论梅特勒托利多一直致力于帮助用户提高研发效率和质量控制，我们为半导体封装整个产业链提供完整专业的产品、应用解决方案和可靠服务。梅特勒托利多在半导体封装行业积累了大量经验和数据，希望我们的解决方案给半导体封装材料性能评估的工作者带来帮助。参考文献[1] Rao R. Tummala. 微系统封装基础. 15. 密封与包封基础 page 544-545.[2] Rao R. Tummala. 微系统封装基础. 18. 封装材料与工艺基础 page 641.[3] GB12007.7-89：环氧树脂凝胶时间测定方法.（梅特勒-托利多 供稿）

p & nbsp & nbsp & nbsp & nbsp 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。封装测试是半导体产业的重要环节。在摩尔定律发展脚步迟缓的情况下，对芯片制造商而言，光是靠先进制程所带来的效能增进，已不足以满足未来的应用需求，因此先进封装技术显得尤为重要。然而目前的封装技术在封装材料上存在一些问题亟待解决。 /p p & nbsp & nbsp & nbsp & nbsp 在微型化的趋势下，封装尺寸越来越小，这对封装材料的散热、可靠性要求越来越高。但在超细间距应用中，焊接材料面临着工序复杂、空焊、冷接和焊接不良等问题。贺利氏为此推出了Welco AP5112焊锡膏，使用一体化印刷方案简化了封装流程，同时去除了空焊、冷接和焊接不良现象，减少了材料管理成本。 /p p & nbsp & nbsp & nbsp & nbsp 在高功率器件封装中，不同于传统半导体硅功率器件，第三代半导体功率器件工作温度突破了200℃，这对封装材料提出了新的要求。因此，功率器件封装中需要关键焊接材料具有较低的工艺温度、较高的工作温度、很好的导电性和散热能力。针对此，贺利氏推出了通过扩散将芯片背银和框架上的银（铜）连接在一起烧结银材料。 /p p & nbsp & nbsp & nbsp & nbsp 在存储器件封装应用中，引线键合高度依赖金线。随着国产存储芯片开始量产，急需降低引线键合成本。对此，贺利氏在去年发布了全球首款AgCoat Prime镀金银线，显著降低了净成本。 /p p & nbsp & nbsp & nbsp & nbsp 随着半导体制造工艺越来越难以继续缩微，先进封装对继续提升芯片性能的重要性日益凸显，对半导体封装材料也将带来更多要求。 /p p 原文： /p p style=" text-align: center " strong 贺利氏：全球化分工不可逆，构建可靠的供应链至关重要 /strong /p p & nbsp & nbsp & nbsp & nbsp 集微网消息，过去50年来，随着半导体工艺节点向7nm及以下节点工艺发展的速度减慢，摩尔定律减速，是否已到达效率极限已经引起全球辩论。尽管如此，5G、物联网和人工智能等新的终端市场应用正在彻底改变半导体行业，这些新兴应用对高效节能芯片的要求越来越强烈，小型化变得越来越重要，半导体业界正在积极探索解决方案，推动了对新的先进封装技术的需求。 /p p style=" text-align: center " img style=" max-width:100% max-height:100% " src=" http://s.laoyaoba.com/jwImg/news/2020/07/01/15936066458907.png" / /p p & nbsp & nbsp & nbsp & nbsp 贺利氏电子中国区销售总监王建龙对集微网记者表示，先进封装发展趋势走向了模块化。一方面，在微型化趋势下，系统级封装（SiP）中的元件数量不断增加，但同时封装体尺寸越来越小。受此影响，手机等消费电子产品的先进封装对于连接材料的要求越来越苛刻。在窄间距、高密度的封装要求下，呈现出模块化封装的发展趋势。另一方面，在新能源汽车、轨道交通、智能电网等应用中，呈现数十颗功能芯片集成在一个模块里封装的趋势。而无论是传统的硅功率器件，还是以氮化镓和碳化硅为代表的第三代半导体器件，大量的大功率器件集成在一个模块中，对散热、可靠性的要求越来越高。 /p p & nbsp & nbsp & nbsp & nbsp “随着技术不断进步，对于元器件的要求越来越严苛。面对激烈的竞争，制造商们倍感压力，不得不努力缩短产品上市时间。贺利氏电子了解这些挑战，也知道客户需要什么样的产品和服务来满足这些严苛的要求。”王建龙表示。例如在消费电子的超细间距应用中，对焊接材料的要求越来越严苛，贺利氏为此推出了Welco AP5112焊锡膏，可以用一体化印刷方案解决SiP封装的SMD和Flip Chip两次工序需求，减少加工步骤，简化SiP封装流程。同时去除了空焊和冷接、焊接不良现象，也减少了材料管理成本。最小可以支持钢网开孔尺寸70um，线间距50um的印刷。 /p p & nbsp & nbsp & nbsp & nbsp 在高功率器件封装中，对于传统的硅功率器件，受本身半导体结构的限制工作温度限定在175° C，第三代半导体功率器件则突破了200° C。因此一方面要延长硅基功率器件的使用周期，另一方面要适应碳化硅等第三代半导体小型化高散热的要求，这对作为功率器件封装中关键焊接材料也提出了新的要求，既要有低的工艺温度和高的工作温度，还要有很好的导电性和散热能力。贺利氏的烧结银材料主要用到了熔点961° C的银，保证了焊接材料可以工作在 200° C 以上，具有高导电性、高散热能力和热机械稳定性。从焊接工艺来说，这种烧结材料不同于锡膏，在整个焊接过程中，银始终作为固态形式存在，通过扩散将芯片背银和框架上的银（铜）连接在一起，烧结后具备很好的剪切强度、高的导电性和散热性，提高了功率器件的工作温度和可靠性。 /p p & nbsp & nbsp & nbsp & nbsp 在半导体市场中，存储器件占据非常大的比例。在许多半导体应用中，封装中使用的金线已被银线、裸铜线和镀钯铜线所取代。然而在存储器件封装应用中，引线键合仍然高度依赖金线。随着中国国产存储芯片开始量产，降低生产成本的需求十分强烈。针对此贺利氏在去年发布了全球首款AgCoat Prime镀金银线，性能和可靠性堪比金线，可显著降低净成本。王建龙表示，AgCoat Prime产品前期在国内一些客户中进行验证，可能个别客户会有一些工艺参数的微调，也可能需要他们跟客户再进行一定的重复验证。“可以肯定的是这款产品可以大幅降低存储器件的成本，也不排除将来成为一种行业标准解决方案。”他指出，“AgCoat Prime起初是针对半导体存储器设计的，但是也可以用到RFID、LED等应用中。” /p h4 疫情、国际局势加速半导体产业升级 /h4 p & nbsp & nbsp & nbsp & nbsp 今年爆发的疫情，先后在中国和全球半导体产业中掀起不小的震荡。因为终端需求下滑，许多市场研究机构预测今年半导体的增速也会大幅下滑乃至继续为负，但是中国市场呈现出了不一样的活力。 /p p & nbsp & nbsp & nbsp & nbsp 根据近日上海市委常委、副市长吴清公布的数据，在1-5月份各个领域受到挑战的情况下，上海集成电路逆势增长，销售收入实现38.7%的增长。对此王建龙表示，中国半导体市场在未来五年里预计都将处于明显的上升周期中。疫情虽然短时间内对产业造成了一定冲击，但长期来看，疫情催生线上经济、加速“远程办公”，以及生活方式变革，对5G、存储、新能源技术等领域都是很大的推动力，中国半导体产业也在加紧技术研发和产业升级。“在这些因素作用下，贺利氏今年1~5月份市场表现甚至优于去年同期。除了汽车电子业务受市场需求影响略有下滑，在先进封装和功率电子业务上都呈现上升态势。”他补充说，“但是随着汽车互连化以及新能源车的加快推进，以及碳化硅功率器件的普及，贺利氏也将迎来巨大的增长机会。” /p p & nbsp & nbsp & nbsp & nbsp 另一方面，疫情和中美贸易冲突加剧，全球半导体产业链受到不同程度的停工、断供危机。王建龙认为，因为某一个工厂出了问题就断供，这是非常不可靠的公司行为。 /p p & nbsp & nbsp & nbsp & nbsp “贺利氏2016年建立的‘备份工厂’机制很好的避免了这些问题。我们的每个产品线都有备份工厂，某个工厂出现问题，其他的工厂可以马上替补生产。很多客户的产品都认证过，他们的产品可以在两个工厂之间随时切换。当然正常时期会优先选择供应周期更短、效率更高的工厂。在疫情期间我们的客户已经体会到‘备份工厂’带来的便利。”他表示，“另一方面，美国制裁华为，华为想要在国内建立更多供应链，以及多个国家想要将产业链迁出中国。从这方面看，短期内中国在全球制造业的地位是不会改变的。全球化不会因为政治影响而改变，最终还是需要用户受益，因此产业链也不可能逆市场而行。显然，市场、人才、效率、产业链，都在中国这里。全球分工、全球合作，不是某个人、某个国家可以改变的。” /p p style=" text-align: center " img style=" max-width:100% max-height:100% " src=" http://s.laoyaoba.com/jwImg/news/2020/07/01/15936066061463.png" / /p p & nbsp & nbsp & nbsp & nbsp 作为贺利氏全球最重要的市场之一，为了贴近客户需求，贺利氏在上海先后成立了上海产品创新中心和技术应用中心，分别从事与客户及合作伙伴共同进行电子材料系统的研发测试和应用认证。王建龙透露，上海创新应用中心成立近两年来，多个重要客户在这里与贺利氏一起完成了他们关键产品的封装挑战。“例如某个新能源车企在这里，通过贺利氏的材料解决方案解决了在新能源车核心的电控部分的技术难题，使电控模块性能得到了显著升级。”他解释，& nbsp & nbsp & nbsp & nbsp “这是一个创新中心与客户共同研发、投入量产，以此推动产业发展的一个成功案例。相信在未来两年，国内主要的新能源车电控部分都会直接或间接与贺利氏合作。贺利氏也将继续以完善的材料产品与服务组合，来满足中国市场对于高性能电力电子产品日益增长的需求。” /p p & nbsp & nbsp & nbsp & nbsp 最后，王建龙强调，半导体制造工艺越来越难以继续缩微，而先进封装对继续提升芯片性能的重要性日益凸显，进而对半导体封装材料带来了更多要求。“芯片的集成度可能会受到摩尔定律逼近极限的影响，但是人们追求先进电子设备的脚步不会因此停下。封装技术无疑是一个重要途径，这也是为什么贺利氏将先进封装业务提升到更高的战略层面的原因。”王建龙强调。 /p

p 美国加州时间2020年7月28日，SEMI和TechSearch发布的《全球半导体封装材料市场展望》预测报告（Global Semiconductor Packaging Materials Outlook）称：全球半导体封装材料市场将从2019年的176亿美元增长至2024年的208亿美元，复合年增长率（CAGR）为3.4％。半导体产业的增长将推动这一增长，包括大数据、高性能计算（HPC）、人工智能（AI）、边缘计算、先进内存、5G基础设施扩建、5G智能手机、电动汽车以及汽车安全功能的采用和增强。 /p p img style=" max-width:100% max-height:100% " src=" https://www.semi.org.cn/img/news/QQ%E6%88%AA%E5%9B%BE20200729150559.png" / /p p 封装材料是这些应用增长的关键，它使这些能够支持下一代芯片更高性能、可靠性和集成度的先进封装技术成为可能。 /p p 在对系统级封装（SIP）和高性能器件的需求推动下，作为最大材料领域的层压基板的复合年增长率将超过5％。在预测期内，晶圆级封装（WLP）电介质将以9％的复合年增长率增长最快。尽管正在开发提高性能的新技术，但朝着更小、更薄的封装发展的趋势将抑制引线框架，管芯连接和密封材料的增长。 /p p 随着半导体封装技术创新的稳步推进，预计未来几年将在材料市场中呈现几个机会领域，包括： /p p br/ /p ul class=" list-paddingleft-2" li p 新的基板设计可支持更高密度的窄凸点间距 /p /li li p 适用于5G mmWave应用的低Dk和Df层压材料 /p /li li p 基于改进的引线框架技术【称为模制互连解决方案/系统（MIS）】的无芯结构 /p /li li p 模压化合物可为铜柱凸点倒装芯片提供底部填充 /p /li li p 树脂材料需要较小的填料和较窄的粒度分布，以满足狭窄的间隙和细间距倒装芯片 /p /li li p 粘晶材料，在& lt 5 µ m的位置内进行处理 /p /li li p 更高频率的应用（例如5G）所需的介电损耗（Df）较低的电介质 /p /li li p TSV电镀所需的无空隙沉积和低覆盖层沉积 /p /li /ul p br/ /p p 报告预测的2019年至2024年的其他增长领域包括： /p ul class=" list-paddingleft-2" style=" list-style-type: disc " li p 基于加工材料的平方米，全球IC封装的层压基板市场预计将以5％的复合年增长率增长。 /p /li li p 预计总体引线框架出货量的复合年增长率将略高于3％，其中LFCSP（QFN型）的单位增长率最高，复合年增长率将近7％。 /p /li li p 在对更小，更薄的封装形式的求不断增长的推动下，封装材料的收入将以不到3％的复合年增长率增长。 /p /li li p 芯片连接材料收入将以近4％的复合年增长率增长。 /p /li li p 焊球收入将以3％的复合年增长率增长。 /p /li li p WLP电介质市场预计将以9％的复合年增长率增长。 /p /li li p 晶圆级电镀化学品市场的复合年增长率预计将超过7％。 /p /li /ul p 《全球半导体封装材料市场展望》（Global Semiconductor Packaging Materials Outlook）是由TechSearch International和SEMI或其合作伙伴TECHCET LLC对半导体封装材料市场进行的全面市场研究。是该报告系列的第九版。 报告基于对100多家半导体制造商、封装分包商、无晶圆厂半导体公司和封装材料供应商进行了访谈。 该报告涵盖以下半导体封装材料领域： /p ul class=" list-paddingleft-2" style=" list-style-type: disc " li p 基材 /p /li li p 引线框 /p /li li p 焊线 /p /li li p 密封胶 /p /li li p 底部填充材料 /p /li li p 芯片贴装 /p /li li p 锡球 /p /li li p 晶圆级封装电介质 /p /li li p 晶圆级电镀化学品 /p /li /ul

近日，工信部公开征求对《国家鼓励的集成电路设计、装备、材料、封装、测试企业条件》的意见。如有意见或建议，请于2021年3月5日前，填写《反馈意见表》，以电子邮件或传真形式反馈至工业和信息化部电子信息司。联系电话：010-68208270传真：010-68271654电子邮件：guolili@miit.gov.cn反馈意见表.doc工业和信息化部电子信息司2021年2月4日征求意见稿全文如下：根据《国务院关于印发新时期促进集成电路产业和软件产业高质量发展若干政策的通知》（国发〔2020〕8 号，以下简称《若干政策》）及其配套税收政策有关规定，现将国家鼓励的集成电路设计、装备、材料、封装、测试企业条件通知如下：一、《若干政策》所称国家鼓励的集成电路设计企业，必须同时满足以下条件：（一）在中国境内（不包括港、澳、台地区）依法注册，从事集成电路或电子自动化设计工具（EDA）研发、设计并具有独立法人资格的企业；（二）汇算清缴年度具有劳动合同关系或劳务派遣、聘用关系的月平均职工人数不少于20 人，且具有本科及以上学历的职工人数占企业月平均职工总人数的比例不低于50%，其中研究开发人员占企业月平均职工总数的比例不低于50%；（三）汇算清缴年度研究开发费用总额占企业销售（营业）收入（主营业务收入与其他业务收入之和，下同）总额的比例不低于6%；（四）汇算清缴年度集成电路设计或EDA 工具销售（营业）收入占企业收入总额的比例不低于60%，其中自主设计销售（营业）收入占企业收入总额的比例不低于50%，且企业收入总额不低于（含）1500 万元；（五）拥有核心关键技术和自主知识产权，企业拥有与集成电路产品设计相关的已授权发明专利、布图设计登记、软件著作权合计不少于8 个；（六）具有与集成电路设计相适应的规范软硬件设施等开发环境和经营场所，且必须使用正版的EDA 等软硬件工具；（七）汇算清缴年度未发生严重失信行为、重大安全、重大质量事故或严重环境违法行为。二、《若干政策》所称国家鼓励的集成电路装备企业，必须同时满足以下条件：（一）在中国境内（不包括港、澳、台地区）依法注册，从事集成电路专用装备（含关键部件，下同）研发、制造并具有独立法人资格的企业；（二）汇算清缴年度具有劳动合同关系或劳务派遣、聘用关系且具有大学专科及以上学历职工人数占企业当年月平均职工总人数的比例不低于40%，其中研究开发人员占企业当年月平均职工总数的比例不低于20%；（三）汇算清缴年度用于集成电路装备研究开发费用总额占企业销售（营业）收入总额的比例不低于5%；（四）汇算清缴年度集成电路装备销售收入占企业销售（营业）收入总额的比例不低于30%，且企业销售（营业）收入总额不低于（含）2000 万元；（五）拥有核心关键技术和自主知识产权，企业拥有与集成电路装备研发、制造相关的已授权发明专利数量不少于10 个；（六）具有与集成电路装备生产相适应的经营场所、软硬件设施等基本条件；（七）汇算清缴年度未发生严重失信行为、重大安全、重大质量事故或严重环境违法行为。三、《若干政策》所称国家鼓励的集成电路材料企业，必须同时满足以下条件：（一）在中国境内（不包括港、澳、台地区）依法注册，从事集成电路专用材料研发、生产并具有独立法人资格的企业；（二）符合国家产业政策；（三）汇算清缴年度具有劳动合同关系或劳务派遣、聘用关系且具有大学专科及以上学历职工人数占企业当年月平均职工总人数的比例不低于40%，其中研究开发人员占企业当年月平均职工总数的比例不低于20%；（四）汇算清缴年度用于集成电路材料研究开发费用总额占企业销售（营业）收入总额的比例不低于5%；（五）汇算清缴年度集成电路材料销售收入占企业销售（营业）收入总额的比例不低于30%，且企业销售（营业）收入总额不低于（含）1000 万元；（六）拥有核心关键技术和自主知识产权，且企业拥有与集成电路材料研发、生产相关的已授权发明专利数量不少于5 个；（七）具有与集成电路材料生产相适应的经营场所、软硬件设施等基本条件；（八）汇算清缴年度未发生严重失信行为、重大安全、重大质量事故或严重环境违法行为。四、《若干政策》所称国家鼓励的集成电路封装、测试企业，必须同时满足以下条件：（一）在中国境内（不包括港、澳、台地区）依法注册，从事集成电路封装、测试并具有独立法人资格的企业；（二）符合国家产业政策；（三）汇算清缴年度具有劳动合同关系或劳务派遣、聘用关系且具有大学专科以上学历职工人数占企业当年月平均职工总人数的比例不低于40%，其中研究开发人员占企业当年月平均职工总数的比例不低于20%；（四）汇算清缴年度研究开发费用总额占企业销售（营业）收入总额的比例不低于3.5%；（五）汇算清缴年度集成电路封装、测试销售（营收）收入占企业收入总额的比例不低于80%，且企业收入总额不低于（含）2000 万元；（六）拥有核心关键技术和自主知识产权，且企业拥有与集成电路封装、测试相关的已授权发明专利数量不少于5个；（七）具有与集成电路芯片封装、测试相适应的经营场所、软硬件设施等基本条件；（八）汇算清缴年度未发生严重失信行为、重大安全、重大质量事故或严重环境违法行为。五、本条件中所称研究开发费用政策口径，按照《财政部国家税务总局科技部关于完善研究开发费用税前加计扣除政策的通知》（财税〔2015〕119 号）和《国家税务总局关于研发费用税前加计扣除归集范围有关问题的公告》（2017 年第40 号）的规定执行。

第12届中国电子专用设备工业协会半导体设备年会、第12届半导体设备与核心部件展示会 将于9月25日-27日在无锡太湖国际博览中心举行。大会将开展包括展览展示、主旨论坛、专题论坛、圆桌对话、产业上下游对接会、新品发布等活动。30+场论坛、200+位演讲嘉宾、1000+展商、预计8w+观众人次。五大展区、六馆联动，展会面积6万平方米。同期将举办2024集成电路(无锡)创新发展大会(ICIDC)、2024中国集成电路设计创新大会暨第四届IC应用展(ICDIA-IC Show)、第十一届汽车电子创新大会(AEIF)暨2024汽车电子应用展、2024年中国半导体封装测试技术与市场年会等，集成电路领域品牌展会齐聚，实现设计、制造、封测、设备及零部件的全产业链展会图谱。诚邀您莅临大会，与我们共同分享半导体设备及核心部件行业的最新成果，探讨合作机会。9月25-27日，相约无锡，不见不散！9月25日09:00-17:002024集成电路(无锡)创新发展大会中国电子专用设备工业协会半导体设备年会09:20-16:30专题一：半导体设备与核心部件配套新进展论坛09:30-12:00专题二：半导体制造与核心部件董事长论坛13:30-17:00专题三：半导体制造与材料董事长论坛13:30-17:00专题四：半导体设备仪器赋能科研教学发展论坛13:30-17:00专题五：半导体制造与设备董事长论坛09:30-12:00专题活动：新品发布09:00-12:00第十一届汽车电子创新大会(AEIF)暨2024汽车电子应用展17:40-21:00欢迎晚宴9月26日09:30-12:00专题六：半导体二手设备产业交流合作论坛13:30-16:30专题七：功率及化合物半导体产业发展论坛13:30-17:00专题八：先进封装技术与设备材料协同发展论坛09:30-16:30专题九：制造工艺与半导体设备产业链联动发展论坛09:30-12:00专题十：半导体设备与核心部件投融资论坛13:00-18:00专题十一：新器件新工艺推动新材料新设备创新发展论坛10:00-12:00专题活动：新品发布09:00-17:002024中国集成电路设计创新大会暨第四届IC应用博览会(ICDIA)09:00-12:00AEIF：汽车芯片与系统设计研讨9月27日09:00-12:00ICDIA：AI 大模型赋能芯片设计13:00-17:00ICDIA：中国通信与射频技术论坛09:00-12:00ICDIA：RISC-V 开源芯片生态13:00-17:00ICDIA：创新中国芯论坛福利一：报名送免费咖啡 → 点此了解 福利二：转发大会文章 送限量版“晶圆”转发“CSEAC 2024”近期宣传文章至朋友圈（所有人可见），可领取一份大会定制礼品——CSEAC限量版“晶圆硅片”。凭转发朋友圈有效页面，在现场礼品领取处领取。数量有限，先到先得！福利三：组团来观展享豪礼！→ 点此了解团队报名联系：张先生 18916567792（同微信）福利四：重磅！提前报名抽大奖*报名活动最终解释权归CSEAC组委会所有展商名录提前看CSEAC已吸引 800家 企事业单位预定展位CSEAC 2024 展商名录 → 点此获取同期展会：2024中国集成电路设计创新大会暨第四届IC应用展（ICDIA-IC Show）、第十一届汽车电子创新大会（AEIF 2024）暨汽车电子应用展，200多家 展商集中展示新产品、新技术、新应用。ICDIA 2024、AEIF 2024 展商名录 → 点此查看设备担重任，创芯闯征程9月25-27日，相约无锡，不见不散！

12月29日晚间，中京电子发布公告称，公司与江门盈骅光电科技有限公司(简称“盈骅光电”)签署股权转让协议，拟使用自有资金1000万元人民币购买盈骅光电所持有的广东盈骅新材料科技有限公司(简称“盈骅新材”)1.4286%的股权。对于此次交易目的，中京电子在公告中指出，盈骅新材为目前国内封装载板基材的先进企业，已实现BT材料等半导体封装基材的批量供货。本次交易，有利于公司切入半导体上游材料领域，并与公司 IC载板业务形成良好的技术与客户协同，符合公司的战略发展方向。同时，中京电子表示，公司积极关注产业链协同发展和半导体材料进口替代进程，增强供应链快速响 应机制和保障机制，本次交易有利于促进公司IC载板业务的长期发展。据了解，半导体封装基板（IC载板）系中京电子重点发展的战略产品，而封装基板材料（BT/ABF）是IC载板等半导体先进封装材料的核心基础材料，但目前主要由日本三菱瓦斯、味之素等国外厂商垄断。而盈骅新材长期致力于先进封装领域高性能树脂材料、先进封装载板用BT基材以及FC-BGA封装载板用ABF增层膜的研发以及产业化，其技术研发与创新能力达到国际先进水平，是国内较早开发半导体封装载板用BT基材和芯板的企业。公告显示，盈骅新材的BT基材已在MiniLED显示、存储芯片、传感器芯片等领域实现批量供货，其ABF载板增层膜已经向全球ABF载板龙头企业送样，应用于CPU、GPU、AI等芯片领域。

p 　　新型亚微米与纳米级XRM系统及新型microCT系统为失效分析提供了灵活选择,帮助客户加速技术发展,提高先进半导体封装的组装产量。 /p p 　　 strong 加州普莱斯顿与德国上科亨,2019年3月12日 /strong --蔡司发布了一套新型高分辨率3D X射线成像解决方案,用于包括2.5/3D与扩散型晶圆级封装在内的先进半导体封装的失效分析(FA)。蔡司X射线显微系统包括:通过亚微米级和纳米级高分辨率成像对封装产品进行失效分析的 a href=" https://www.instrument.com.cn/news/20190124/479353.shtml" target=" _blank" style=" color: rgb(0, 176, 240) text-decoration: underline " strong span style=" color: rgb(0, 176, 240) " Xradia 600 Versa系列 /span /strong /a 和 Xradia 800 Ultra X射线显微镜(XRM),以及Xradia Context microCT。随着在现有产品基础上新设备的研发推出,现如今,蔡司可以为半导体行业提供一系列3D X射线成像技术辅助生产。 /p p 　　蔡司制程控制解决方案(PCS)部门与蔡司SMT部门总裁Raj Jammy博士介绍说:“在170年的历史中,蔡司始终致力于拓展科学研究的疆域,推动成像技术的发展,以实现新的工业应用和技术创新。在今天的半导体行业,封装尺寸与器件尺寸越做越小,因此我们比以往任何时候都更需要新型成像解决方案,用于快速排除故障,实现更高的封装产量。蔡司很荣幸宣布推出这一新型先进半导体封装3D X射线成像解决方案,为客户提供强大的高分辨率成像分析设备,以提高失效分析准确率。” /p p 　　 strong 先进封装技术需要新型缺陷检测与失效分析的方法 /strong /p p 　　随着半导体产业面临CMOS微缩极限的挑战,人们需要通过半导体封装技术弥合性能上的差距。为了继续生产更小巧、更快速、更低功耗的器件,半导体行业正在通过芯片的3D堆叠和其他新型封装方式尝试封装创新。这些创新催生了日益复杂的封装架构,带来了新的制造挑战,同时也增加了封装故障的风险。此外,由于发生故障的位置往往隐藏于复杂的三维结构之中,传统的故障位置确认方法难以满足高效分析的需求。行业需要新型技术来有效地筛选和确定产生故障的根本原因。 /p p 　　为满足这一需求,蔡司开发出全新3D X射线成像解决方案,提供亚微米与纳米级3D图像,显示出隐藏于完整的封装3D结构中的特性与缺陷。将样品置于系统,样品在光路中旋转,从不同角度捕捉一系列2D X射线投影图像,然后使用复杂的数学模型和算法重建3D模型。新型解决方案可以从任意角度观察3D模型虚拟切片,从而在进行物理失效分析(PFA)之前对缺陷进行三维可视化。蔡司亚微米和纳米级XRM解决方案相结合,为客户提供独特的故障分析工作流程,有助于显著提高失效分析成功率。蔡司的新型Xradia Context microCT采用基于投影的几何放大技术,在大视场中实现高衬度和高分辨率成像,而且也可以全面升级至Xradia Versa X射线显微镜。 /p p 　 strong 　新型成像解决方案详解 /strong /p p 　　 a href=" https://www.instrument.com.cn/news/20190124/479353.shtml" target=" _blank" style=" color: rgb(0, 176, 240) text-decoration: underline " span style=" color: rgb(0, 176, 240) " strong Xradia 600 Versa /strong /span /a 系列是新一代3D XRM,能够在完整的已封装半导体器件中对已定位的缺陷进行无损成像。在结构化分析和失效分析应用中,新型解决方案在制程开发、良率提升和工艺分析等方面表现出色。Xradia 600 Versa系列以屡获殊荣且具有大工作距离高分辨率(RAAD)特性的Versa X射线显微镜为基础,提供优异的成像性能,实现大工作距离下的大样品的高分辨率成像,用于为封装、电路板和300毫米晶圆生产确定产生缺陷与故障的原因。利用该解决方案,可以轻松看到与封装级故障相关的缺陷,例如凸块或微型凸块中的裂纹、焊料润湿或硅通孔(TSV)空隙。在进行物理失效分析之前对缺陷进行3D可视化处理,有助于减少伪影,提供横纵方向的虚拟切片效果,从而提高失效分析成功率。新型解决方案的主要特性包括: /p p 　　◆最高空间分辨率0.5微米,最小体素40纳米 /p p 　　◆与Xradia 500 Versa系列相比, 工作效率提高了两倍,且在保证高分辨率的同时,在整个kV(电压)和功率范围内保持出色的X射线源焦点尺寸稳定性与热稳定性 /p p 　　◆更加简便易用,包括快速激活源 /p p 　　◆可靠性测试中可实现多个位点连续成像,并能观察封装结构内部亚微米结构变化 /p p style=" text-align: center" img src=" https://img1.17img.cn/17img/images/201903/uepic/fcb3b14e-afb6-4859-b117-ade3ce9e1694.jpg" title=" 1.jpg" alt=" 1.jpg" / /p p 　　 strong Xradia 800 Ultra /strong 将3D XRM提升至纳米级尺度,并在纳米尺寸下探索隐藏的特性,获得高空间分辨率图像的同时保持感兴趣区域的结构完整性。其应用包括超密间距覆晶与凸块连接的工艺分析、结构分析和缺陷分析,从而改进超密间距封装与后段制程(BEOL)互连的工艺改进。Xradia 800 Ultra能够对密间距铜柱微凸块中的金属间化合物所消耗焊料的结构和体积进行可视化。在成像过程中保留缺陷部位,有助于采用其他技术进行针对性的后期分析。还可以利用3D图像来表征盲孔组件(blind assemblies)的结构质量,例如晶圆对晶圆键合互连与直接混合键合等。该解决方案的主要特性包括: /p p 　　◆空间分辨率150纳米与50纳米(需要制备样品) /p p 　　◆选配皮秒激光样品制备工具,能够在一小时内提取完整体积(结构)样品(通常直径为100微米) /p p 　　◆兼容多种后续分析方法,包括透射电子显微镜(TEM)、能量色散X射线谱(EDS)、原子力显微镜(AFM)、二次离子质谱(SIMS)和纳米探针 /p p style=" text-align: center" img src=" https://img1.17img.cn/17img/images/201903/uepic/52ac92be-9189-4c80-bd09-b60d7bb9da1b.jpg" title=" 2.jpg" alt=" 2.jpg" / /p p 　　 strong Xradia Context microCT /strong 是一种基于Versa平台的新型亚微米分辨率3D X射线microCT系统。该解决方案用于封装产品在小工作距离和高通量下进行高分辨率成像。主要特性包括: /p p 　　◆在大视场下提供大样品的全视场成像(体积比Xradia Versa XRM系统大10倍) /p p 　　◆小像素尺寸的高像素密度探测器(六百万像素)即使在观察视野较大的情况下也能确保较高分辨率 /p p 　　◆X射线microCT拥有空间分辨率0.95微米,最小体素0.5微米 /p p 　　◆出色的图像质量与衬度 /p p 　　◆可升级为Xradia Versa,实现RaaD功能,对完整大样品进行高分辨率成像 /p p style=" text-align: center" img src=" https://img1.17img.cn/17img/images/201903/uepic/a444699e-2096-43cc-a3ed-3471855ecc79.jpg" title=" 3.jpg" alt=" 3.jpg" / /p p 　　上海新国际博览中心即将于3月20日至22日举办中国半导体展(SEMICON China),蔡司将在展会上展示最新显微镜产品和解决方案,包括新型Xradia 600 Versa系列、Xradia 800 Ultra和Xradia Context microCT系统。如有意了解详情,您可到N2展厅2619号展位参观蔡司展品。 /p p 　　 strong 关于蔡司 /strong /p p 　　蔡司是全球光学和光电领域的先锋。上个财年度,蔡司集团旗下四个部门的总收入超过58亿欧元,包括工业质量与研究、医疗技术、消费市场,以及半导体制造技术(截止:2018年9月30日)。 /p p 　　蔡司为客户开发、生产和分销用于工业测量与质量控制的创新解决方案,用于生命科学和材料研究的显微镜解决方案,以及用于眼科和显微外科诊断与治疗的医疗技术解决方案。在半导体行业,“蔡司”已成为世界优秀的光学光刻技术的代名词,该技术被芯片行业用于制造半导体元件。眼镜镜片、照相机镜片和双筒望远镜等引领行业潮流的蔡司产品正在全球市场热销。 /p p 　　凭借与数字化、医疗保健和智能生产等未来增长领域相结合的投资组合,以及强大的品牌,蔡司正在塑造光学和光电行业以外的未来。该公司在研发方面的重大、可持续投资为蔡司技术和市场成功保持领先地位和持续扩张奠定了基础。 /p p 　　蔡司拥有约30,000名员工,活跃于全球近50个国家,拥有约60家自有销售和服务公司、30多家生产基地和约25家开发基地。公司于1846年创办于耶拿(Jena),总部位于德国上科亨。卡尔· 蔡司基金会(Carl Zeiss Foundation)是德国最大的基金会之一,致力于促进科学发展,是控股公司卡尔· 蔡司股份公司的唯一所有者。 /p

p style=" text-align: justify text-indent: 2em margin-top: 10px line-height: 1.5em " strong 仪器信息网讯 /strong 9月25日，中华人民共和国国家发展和改革委员会发布 a href=" https://www.ndrc.gov.cn/xwdt/tzgg/202009/t20200925_1239583.html" target=" _self" 《关于扩大战略性新兴产业投资培育壮大新增长点增长极的指导意见》 /a (发改高技〔2020〕1409号，以下简称《指导意见》)。 /p p style=" text-align: justify text-indent: 2em margin-top: 10px line-height: 1.5em " 本次《指导意见》针对扩大战略性新兴产业投资提出了三方面重点任务：一是聚焦重点产业投资领域；二是打造产业集聚发展新高地；三是增强资金保障能力。《指导意见》围绕优化投资服务环境，提出了四方面政策保障措施：一是深化“放管服”改革；二是优化项目要素配置；三是完善包容审慎监管；四是营造良好投资氛围。覆盖的重点产业投资领域涵盖信息技术产业，生物产业，高端装备制造产业，新材料产业，新能源产业，智能及新能源汽车产业，节能环保产业和数字创意产业。 /p p style=" text-align: justify text-indent: 2em margin-top: 10px line-height: 1.5em " 其中明确提出“围绕保障大飞机、 strong span style=" color: rgb(255, 0, 0) " 微电子制造 /span /strong 、深海采矿等重点领域产业链供应链稳定，加快在 strong span style=" color: rgb(255, 0, 0) " 光刻胶 /span /strong 、高纯靶材、高温合金、高性能纤维材料、高强高导耐热材料、耐腐蚀材料、 strong span style=" color: rgb(255, 0, 0) " 大尺寸硅片、电子封装材料 /span /strong 等领域实现突破”，“加快主轴承、 strong span style=" color: rgb(255, 0, 0) " IGBT /span /strong 、控制系统、高压直流海底电缆等核心技术部件研发”。光刻胶、大尺寸硅片和电子封装材料是半导体产业的关键技术领域，而IGBT更是涉及第三代半导体产业的重要半导体器件。此外，信息技术产业、高端装备制造产业和智能及新能源汽车产业更是有赖于半导体产业。本次《指导意见》的出台，半导体产业将再迎利好。 /p p style=" text-align: justify text-indent: 2em margin-top: 10px line-height: 1.5em " 以下为《指导意见》全文： /p div style=" margin: 0px auto padding: 0px box-sizing: border-box text-align: center " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " white-space:=" " text-align:=" " line-height:=" " 1.5=" " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-size: 24px font-family: arial, helvetica, sans-serif line-height: 1.5 !important " strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " font-size:=" " 16px=" " line-height:=" " 1.5=" " 关于扩大战略性新兴产业投资 /strong /span /div p span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " /span /p div style=" margin: 0px auto padding: 0px box-sizing: border-box text-align: center font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " strong style=" margin: 0px padding: 0px box-sizing: border-box line-height: 1.5 !important " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-size: 24px line-height: 1.5 !important " 培育壮大新增长点增长极的指导意 /span /strong strong style=" margin: 0px padding: 0px box-sizing: border-box line-height: 1.5 !important " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-size: 24px line-height: 1.5 !important " 见 /span /strong /div p style=" text-indent: 0em " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " /span /p div style=" margin: 0px auto padding: 0px box-sizing: border-box text-align: center font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 发改高技〔2020〕1409号 /div p style=" text-align: justify " br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " 国务院有关部门，各省、自治区、直辖市、新疆生产建设兵团发展改革委、科技厅（委、局）、工业和信息化委（厅）、财政厅（局）： /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " & nbsp 为深入贯彻落实党中央、国务院关于在常态化疫情防控中扎实做好“六稳”工作，全面落实“六保”任务，扩大战略性新兴产业投资、培育壮大新的增长点增长极的决策部署，更好发挥战略性新兴产业重要引擎作用，加快构建现代化产业体系，推动经济高质量发展，现提出如下意见： /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 一、总体要求 /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " & nbsp 以习近平新时代中国特色社会主义思想为指导，全面贯彻党的十九大和十九届二中、三中、四中全会精神，统筹做好疫情防控和经济社会发展工作，坚定不移贯彻新发展理念，围绕重点产业链、龙头企业、重大投资项目，加强要素保障，促进上下游、产供销、大中小企业协同，加快推动战略性新兴产业高质量发展，培育壮大经济发展新动能。 /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " ——聚焦重点产业领域。 /strong 着力扬优势、补短板、强弱项，加快适应、引领、创造新需求，推动重点产业领域形成规模效应。 /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " ——打造集聚发展高地。 /strong 充分发挥产业集群要素资源集聚、产业协同高效、产业生态完备等优势，利用好自由贸易试验区、自由贸易港等开放平台，促进形成新的区域增长极。 /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " ——增强要素保障能力。 /strong 按照“资金跟着项目走、要素跟着项目走”原则，引导人才、用地、用能等要素合理配置、有效集聚。 /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " ——优化投资服务环境。 /strong 通过优化营商环境、加大财政金融支持、创新投资模式，畅通供需对接渠道，释放市场活力和投资潜力。 /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 二、聚焦重点产业投资领域 /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （一）加快新一代信息技术产业提质增效。 /strong 加大5G建设投资，加快5G商用发展步伐，将各级政府机关、企事业单位、公共机构优先向基站建设开放，研究推动将5G基站纳入商业楼宇、居民住宅建设规范。加快基础材料、关键芯片、高端元器件、新型显示器件、关键软件等核心技术攻关，大力推动重点工程和重大项目建设，积极扩大合理有效投资。稳步推进工业互联网、人工智能、物联网、车联网、大数据、云计算、区块链等技术集成创新和融合应用。加快推进基于信息化、数字化、智能化的新型城市基础设施建设。围绕智慧广电、媒体融合、5G广播、智慧水利、智慧港口、智慧物流、智慧市政、智慧社区、智慧家政、智慧旅游、在线消费、在线教育、医疗健康等成长潜力大的新兴方向，实施中小企业数字化赋能专项行动，推动中小微企业“上云用数赋智”，培育形成一批支柱性产业。实施数字乡村发展战略，加快补全农村互联网基础设施短板，加强数字乡村产业体系建设，鼓励开发满足农民生产生活需求的信息化产品和应用，发展农村互联网新业态新模式。实施“互联网+”农产品出村进城工程，推进农业农村大数据中心和重要农产品全产业链大数据建设，加快农业全产业链的数字化转型。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、科技部、教育部、住房城乡建设部、交通运输部、水利部、农业农村部、商务部、卫生健康委、广电总局、国铁集团等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （二）加快生物产业创新发展步伐。 /strong 加快推动创新疫苗、体外诊断与检测试剂、抗体药物等产业重大工程和项目落实落地，鼓励疫苗品种及工艺升级换代。系统规划国家生物安全风险防控和治理体系建设，加大生物安全与应急领域投资，加强国家生物制品检验检定创新平台建设，支持遗传细胞与遗传育种技术研发中心、合成生物技术创新中心、生物药技术创新中心建设，促进生物技术健康发展。改革完善中药审评审批机制，促进中药新药研发和产业发展。实施生物技术惠民工程，为自主创新药品、医疗装备等产品创造市场。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、卫生健康委、科技部、工业和信息化部、中医药局、药监局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （三）加快高端装备制造产业补短板。 /strong 重点支持工业机器人、建筑、医疗等特种机器人、高端仪器仪表、轨道交通装备、高档五轴数控机床、节能异步牵引电动机、高端医疗装备和制药装备、航空航天装备、海洋工程装备及高技术船舶等高端装备生产，实施智能制造、智能建造试点示范。研发推广城市市政基础设施运维、农业生产专用传感器、智能装备、自动化系统和管理平台，建设一批创新中心和示范基地、试点县。鼓励龙头企业建设“互联网+”协同制造示范工厂，建立高标准工业互联网平台。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、住房城乡建设部、农业农村部、国铁集团等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （四）加快新材料产业强弱项。 /strong 围绕保障大飞机、微电子制造、深海采矿等重点领域产业链供应链稳定，加快在光刻胶、高纯靶材、高温合金、高性能纤维材料、高强高导耐热材料、耐腐蚀材料、大尺寸硅片、电子封装材料等领域实现突破。实施新材料创新发展行动计划，提升稀土、钒钛、钨钼、锂、铷铯、石墨等特色资源在开采、冶炼、深加工等环节的技术水平，加快拓展石墨烯、纳米材料等在光电子、航空装备、新能源、生物医药等领域的应用。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （五）加快新能源产业跨越式发展。 /strong 聚焦新能源装备制造“卡脖子”问题，加快主轴承、IGBT、控制系统、高压直流海底电缆等核心技术部件研发。加快突破风光水储互补、先进燃料电池、高效储能与海洋能发电等新能源电力技术瓶颈，建设智能电网、微电网、分布式能源、新型储能、制氢加氢设施、燃料电池系统等基础设施网络。提升先进燃煤发电、核能、非常规油气勘探开发等基础设施网络的数字化、智能化水平。大力开展综合能源服务，推动源网荷储协同互动，有条件的地区开展秸秆能源化利用。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、自然资源部、能源局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （六）加快智能及新能源汽车产业基础支撑能力建设。 /strong 开展公共领域车辆全面电动化城市示范，提高城市公交、出租、环卫、城市物流配送等领域车辆电动化比例。加快新能源汽车充/换电站建设，提升高速公路服务区和公共停车位的快速充/换电站覆盖率。实施智能网联汽车道路测试和示范应用，加大车联网车路协同基础设施建设力度，加快智能汽车特定场景应用和产业化发展。支持建设一批自动驾驶运营大数据中心。以支撑智能汽车应用和改善出行为切入点，建设城市道路、建筑、公共设施融合感知体系，打造基于城市信息模型（CIM）、融合城市动态和静态数据于一体的“车城网”平台，推动智能汽车与智慧城市协同发展。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、住房城乡建设部、交通运输部等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （七）加快节能环保产业试点示范。 /strong 实施城市绿色发展综合示范工程，支持有条件的地区结合城市更新和城镇老旧小区改造，开展城市生态环境改善和小区内建筑节能节水改造及相关设施改造提升，推广节水效益分享等合同节水管理典型模式，鼓励创新发展合同节水管理商业模式，推动节水服务产业发展。开展共用物流集装化体系示范，实现仓储物流标准化周转箱高效循环利用。组织开展多式联运示范工程建设。发展智慧农业，推进农业生产环境自动监测、生产过程智能管理。试点在超大城市建立基于人工智能与区块链技术的生态环境新型治理体系。探索开展环境综合治理托管、生态环境导向的开发（EOD）模式等环境治理模式创新，提升环境治理服务水平，推动环保产业持续发展。加大节能、节水环保装备产业和海水淡化产业培育力度，加快先进技术装备示范和推广应用。实施绿色消费示范，鼓励绿色出行、绿色商场、绿色饭店、绿色电商等绿色流通主体加快发展。积极推行绿色建造，加快推动智能建造与建筑工业化协同发展，大力发展钢结构建筑，提高资源利用效率，大幅降低能耗、物耗和水耗水平。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、科技部、工业和信息化部、自然资源部、生态环境部、住房和城乡建设部、交通运输部、农业农村部、商务部、国铁集团等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （八）加快数字创意产业融合发展。 /strong 鼓励数字创意产业与生产制造、文化教育、旅游体育、健康医疗与养老、智慧农业等领域融合发展，激发市场消费活力。建设一批数字创意产业集群，加强数字内容供给和技术装备研发平台，打造高水平直播和短视频基地、一流电竞中心、高沉浸式产品体验展示中心，提供VR旅游、AR营销、数字文博馆、创意设计、智慧广电、智能体育等多元化消费体验。发展高清电视、超高清电视和5G高新视频，发挥网络视听平台和产业园区融合集聚作用，贯通内容生产传播价值链和电子信息设备产业链，联动线上线下文化娱乐和综合信息消费，构建新时代大视听全产业链市场发展格局。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、教育部、工业和信息化部、农业农村部、文化和旅游部、广电总局、体育总局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 三、打造产业集聚发展新高地 /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （九）深入推进国家战略性新兴产业集群发展工程。 /strong 构建产业集群梯次发展体系，培育和打造10个具有全球影响力的战略性新兴产业基地、100个具备国际竞争力的战略性新兴产业集群，引导和储备1000个各具特色的战略性新兴产业生态，形成分工明确、相互衔接的发展格局。适时启动新一批国家战略性新兴产业集群建设。培育若干世界级先进制造业集群。综合运用财政、土地、金融、科技、人才、知识产权等政策，协同支持产业集群建设、领军企业培育、关键技术研发和人才培养等项目。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、科技部、工业和信息化部、财政部、人力资源社会保障部、自然资源部、商务部、人民银行、知识产权局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十）增强产业集群创新引领力。 /strong 启动实施产业集群创新能力提升工程。发挥科技创新中心、综合性国家科学中心创新资源丰富的优势，推动特色产业集群发展壮大。依托集群内优势产学研单位联合建设一批产业创新中心、工程研究中心、产业计量测试中心、质检中心、企业技术中心、标准创新基地、技术创新中心、制造业创新中心、产业知识产权运营中心等创新平台和重点地区承接产业转移平台。推动产业链关键环节企业建设产业集群协同创新中心和产业研究院。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、科技部、工业和信息化部、市场监管总局、中科院、知识产权局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " & nbsp （ strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 十一）推进产城深度融合。 /strong 启动实施产业集群产城融合示范工程。以产业集群建设推动生产、生活、生态融合发展，促进加快形成创新引领、要素富集、空间集约、宜居宜业的产业生态综合体。加快产业集群交通、物流、生态环保、水利等基础设施数字化改造。推进产业集群资源环境设施共建共享、能源资源智能利用、污染物集中处理等设施建设。探索“核心承载区管理机构+投资建设公司+专业运营公司”建设新模式，推进核心承载区加快向企业综合服务、产业链资源整合、价值再造平台转型。推动符合条件的战略性新兴产业集群通过市场化方式开展基础设施领域不动产投资信托基金（REITs）试点。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、住房城乡建设部、交通运输部、水利部、证监会、国铁集团等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十二）聚焦产业集群应用场景营造。 /strong 启动实施产业集群应用场景建设工程。围绕5G、人工智能、车联网、大数据、区块链、工业互联网等领域，率先在具备条件的集群内试点建设一批应用场景示范工程，定期面向特定市场主体发布应用场景项目清单，择优评选若干新兴产业应用场景进行示范推广，并给予应用方一定支持。鼓励集群内企业发展面向定制化应用场景的“产品+服务”模式，创新自主知识产权产品推广应用方式和可再生能源综合应用，壮大国内产业循环。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、住房城乡建设部、能源局、知识产权局等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十三）提高产业集群公共服务能力。 /strong 实施产业集群公共服务能力提升工程。依托行业协会、专业机构、科研单位等建设一批专业化产业集群促进机构。推进国家标准参考数据体系建设。建设产业集群创新和公共服务综合体，强化研发设计、计量测试、标准认证、中试验证、检验检测、智能制造、产业互联网、创新转化等产业公共服务平台支撑，打造集技术转移、产业加速、孵化转化等为一体的高品质产业空间。在智能制造、绿色制造、工业互联网等领域培育一批解决方案供应商。支持有条件的集群聚焦新兴应用开展5G、数据中心、人工智能、工业互联网、车联网、物联网等新型基础设施建设。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、住房城乡建设部、商务部、市场监管总局、中科院等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 四、增强资金保障能力 /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十四）加强政府资金引导。 /strong 统筹用好各级各类政府资金、创业投资和政府出资产业投资基金，创新政府资金支持方式，强化对战略性新兴产业重大工程项目的投资牵引作用。鼓励地方政府设立战略性新兴产业专项资金计划，按市场化方式引导带动社会资本设立产业投资基金。围绕保障重点领域产业链供应链稳定，鼓励建立中小微企业信贷风险补偿机制，加大对战略性新兴产业的支持力度。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、财政部等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十五）提升金融服务水平。 /strong 鼓励金融机构创新开发适应战略性新兴产业特点的金融产品和服务，加大对产业链核心企业的支持力度，优化产业链上下游企业金融服务，完善内部考核和风险控制机制。鼓励银行探索建立新兴产业金融服务中心或事业部。推动政银企合作。构建保险等中长期资金投资战略性新兴产业的有效机制。制订战略性新兴产业上市公司分类指引，优化发行上市制度，加大科创板等对战略性新兴产业的支持力度。加大战略性新兴产业企业（公司）债券发行力度。支持创业投资、私募基金等投资战略性新兴产业。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：人民银行、银保监会、证监会、发展改革委等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十六）推进市场主体投资。 /strong 依托国有企业主业优势，优化国有经济布局和结构，加大战略性新兴产业投资布局力度。鼓励具备条件的各类所有制企业独立或联合承担国家各类战略性新兴产业研发、创新能力和产业化等建设项目。支持各类所有制企业发挥各自优势，加强在战略性新兴产业领域合作，促进大中小企业融通发展。修订外商投资准入负面清单和鼓励外商投资产业目录，进一步放宽或取消外商投资限制，增加战略性新兴产业条目。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、工业和信息化部、商务部、国资委等职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " 五、优化投资服务环境 /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十七）深化“放管服”改革。 /strong 全力推动重大项目“物流通、资金通、人员通、政策通”。深化投资审批制度改革，推进战略性新兴产业投资项目承诺制审批，简化、整合项目报建手续，深化投资项目在线审批监管平台应用，加快推进全程网办。全面梳理新产业、新业态、新模式准入和行政许可流程，精简审批环节，缩短办理时限，推行“一网通办”。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委牵头，各部门按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十八）加快要素市场化配置。 /strong 充分发挥市场在资源配置中的决定性作用，更好发挥政府作用。统筹做好用地、用水、用能、环保等要素配置，将土地林地、建筑用砂、能耗等指标优先保障符合高质量发展要求的重大工程和项目需求。加强工业用地市场化配置，鼓励地方盘活利用存量土地。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委、自然资源部、生态环境部、住房城乡建设部、水利部、商务部等按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （十九）完善包容审慎监管。 /strong 推动建立适应新业态新模式发展特点、以信用为基础的新型监管机制。规范行政执法行为，推进跨部门联合“双随机、一公开”监管和“互联网+监管”，细化量化行政处罚标准。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委牵头，各部门按职责分工负责） /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " span style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " & nbsp /span strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （二十）营造良好投资氛围。 /strong 各地区、各部门要积极做好政策咨询和宣传引导工作，以“线上线下”产业招商会、优质项目遴选赛、政银企对接会、高端论坛等形式加强交流合作，增强企业投资意愿，激发社会投资创新动力和发展活力，努力营造全社会敢投资、愿投资、善投资战略性新兴产业发展的良好氛围。 strong style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " sans-serif=" " line-height:=" " 1.5=" " （责任部门：发展改革委牵头，各部门按职责分工负责）& nbsp /strong /span br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / br style=" margin: 0px padding: 0px box-sizing: border-box font-family: PingFangSC-Regular, " helvetica=" " hiragino=" " sans=" " microsoft=" " yahei=" " color:=" " text-align:=" " white-space:=" " line-height:=" " 1.5=" " / /p p br/ /p p br/ /p p style=" margin: 5px auto padding: 0px box-sizing: border-box text-align: center line-height: normal " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun line-height: 1.5 !important " 国家发 /span span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun line-height: 1.5 !important " 展改革委 /span /p p style=" margin-top: 5px margin-bottom: 5px line-height: normal " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun color: rgb(86, 88, 98) text-align: justify line-height: 1.5 !important " /span /p p style=" margin: 5px auto padding: 0px box-sizing: border-box text-align: center line-height: normal " span style=" margin: 0px auto padding: 0px box-sizing: border-box font-family: SimSun line-height: 1.5 !important " 科& nbsp 技& nbsp 部 /span /p p style=" margin: 5px auto padding: 0px box-sizing: border-box text-align: center line-height: normal " span style=" font-family: SimSun " 工业和信息化部 /span /p p style=" margin: 5px auto padding: 0px box-sizing: border-box text-align: center line-height: normal " span style=" font-family: SimSun color: rgb(86, 88, 98) " 财& nbsp 政& nbsp 部 /span /p p style=" margin: 5px auto padding: 0px box-sizing: border-box text-align: center line-height: normal " span style=" font-family: SimSun color: rgb(86, 88, 98) " 2020年9月8日 /span /p p br/ /p p br/ /p

封装，简而言之就是把晶圆厂(Foundry)生产出来的集成电路裸片（Die）放到一块起承载作用的基板上，用引线将Die上的集成电路与管脚互连，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片、装片、键合、塑封、去飞边、电镀、打印、切筋和成型、外观检查、成品测试、包装出货。集成电路产业链包括集成电路设计、集成电路晶圆制造、芯片封装和测试、设备和材料行业。芯片封装测试环节是指芯片制造工艺完成后的封装测试环节，传统封装方式包括DIP、SOP、QFP等。先进封装是相较于传统封装而言，随着电子产品进一步朝向小型化与多功能的发展，芯片尺寸越来越小，种类越来越多等，使得三维立体（3D）封装、扇形封装(FOWLP/PLP)、微间距焊线技术，以及系统封装(SiP)等先进封装技术成为延续摩尔定律的最佳选择之一。基于此，仪器信息网对各种封装技术进行了盘点，以飨读者。DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便；2.芯片面积与封装面积之间的比值较大，故体积也较大；Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。BGA封装随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：1.PBGA（Plasric BGA）基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，Pentium II、III、IV处理器均采用这种封装形式；2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式。Intel系列CPU中，Pentium I、II、Pentium Pro处理器均采用过这种封装形式；3.FCBGA（FilpChipBGA）基板：硬质多层基板；4.TBGA（TapeBGA）基板：基板为带状软质的1-2层PCB电路板；5.CDPBGA（Carity Down PBGA）基板：指封装中央有方型低陷的芯片区（又称空腔区）。BGA封装具有以下特点：1.I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率；2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能；3.信号传输延迟小，适应频率大大提高；4.组装可用共面焊接，可靠性大大提高。BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾II、奔腾III、奔腾IV等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。QFP塑料方型扁平式封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP塑料扁平组件式封装PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。QFP/PFP封装具有以下特点：1.适用于SMD表面安装技术在PCB电路板上安装布线。2.适合高频使用。3.操作方便，可靠性高。4.芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。PGA插针网格阵列封装PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。PGA封装具有以下特点：1.插拔操作更方便，可靠性高；2.可适应更高的频率。Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。芯片级（CSP）封装随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。CSP封装又可分为四类：1.Lead Frame Type(传统导线架形式)，代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等；2.Rigid Interposer Type(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等等；3.Flexible Interposer Type(软质内插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC；4.Wafer Level Package(晶圆尺寸封装)：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。CSP封装具有以下特点：1.满足了芯片I/O引脚不断增加的需要；2.芯片面积与封装面积之间的比值很小；3.极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝牙（Bluetooth）等新兴产品中。堆叠封装芯片堆叠封装主要强调用于堆叠的基本“元素”是晶圆切片。多芯片封装、堆叠芯片尺寸封装、超薄堆叠芯片尺寸封装等均属于芯片堆叠封装的范畴。芯片堆叠封装技术优势在于采用减薄后的晶圆切片可使封装的高度更低。堆叠封装有两种不同的表现形式，即PoP堆叠(Package on Package，PoP)和PiP堆叠（Package in Package Stacking，PiP）。PoP堆叠使用经过完整测试且封装完整的芯片，其制作方式是将完整的单芯片或堆叠芯片堆叠到另外一片完整单芯片或堆叠芯片的上部。其优势在于参与堆叠的基本“元素”为成品芯片，所以该技术理论上可将符合堆叠要求的任意芯片进行堆叠。PiP堆叠使用经过简单测试的内部堆叠模块和基本组装封装作为基本堆叠模块，但受限于内部堆叠模块和基本组装封装的低良率，PiP堆叠成品良率较差。但PiP的优势也十分明显，即在堆叠中可使用焊接工艺实现堆叠连接，成本较为低廉。PoP封装外形高度高于PiP封装，但是装配前各个器件可以单独完整测试，封装后的成品良率较好。堆叠封装技术中封装后成品体积最小的应属3D封装技术。3D封装可以在更小，更薄的封装壳内封装更多的芯片。按照结构3D封装可分为芯片堆叠封装和封装堆叠封装。晶圆级封装（WLP）在传统晶圆封装中，是将成品晶圆切割成单个芯片，然后再进行黏合封装。不同于传统封装工艺，晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。相比于传统封装，晶圆级封装具有以下优点：1、封装尺寸小：由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP的封装尺寸几乎等于芯片尺寸。2、高传输速度：与传统金属引线产品相比，WLP一般有较短的连接线路，在高效能要求如高频下，会有较好的表现。3、高密度连接：WLP可运用数组式连接，芯片和电路板之间连接不限制于芯片四周，提高单位面积的连接密度。4、生产周期短：WLP从芯片制造到、封装到成品的整个过程中，中间环节大大减少，生产效率高，周期缩短很多。5、工艺成本低：WLP是在硅片层面上完成封装测试的，以批量化的生产方式达到成本最小化的目标。WLP的成本取决于每个硅片上合格芯片的数量，芯片设计尺寸减小和硅片尺寸增大的发展趋势使得单个器件封装的成本相应地减少。WLP可充分利用晶圆制造设备，生产设施费用低。2.5D/3D先进封装集成工艺新兴的2.5D和3D技术有望扩展到倒装芯片和晶圆级封装工艺中。通过使用硅中介层（Interposers）和硅通孔（TSV）技术，可以将多个芯片进行垂直堆叠。TSV堆叠技术实现了在不增加IC平面尺寸的情况下，融合更多的功能到IC中，允许将更大量的功能封装到IC中而不必增加其平面尺寸，并且硅中介层用于缩短通过集成电路中的一些关键电通路来实现更快的输入和输出。因此，使用先进封装技术封装的应用处理器和内存芯片将比使用旧技术封装的芯片小约30%或40%，比使用旧技术封装的芯片快2～3倍，并且可以节省高达40%或者更多的功率。2.5D和3D技术的复杂性以及生产这些芯片的IC制造商（Fab）和外包封装/测试厂商的经济性意味着IDM和代工厂仍需要处理前端工作，而外包封装/测试厂商仍然最适合处理后端过程，比如通过露出、凸点、堆叠和测试。外包封装/测试厂商的工艺与生产主要依赖于内插件的制造，这是一种对技术要求较低的成本敏感型工艺。三维封装可以更高效地利用硅片，达到更高的“硅片效率”。硅片效率是指堆叠中的总基板面积与占地面积的比率。因此，与其他2D封装技术相比，3D技术的硅效率超过了100%。而在延迟方面，需要通过缩短互连长度来减少互连相关的寄生电容和电感，从而来减少信号传播延迟。而在3D技术中，电子元件相互靠得很近，所以延迟会更少。相类似，3D技术在降低噪声和降低功耗方面的作用在于减少互连长度，从而减少相关寄生效应，从而转化为性能改进，并更大程度的降低成本。此外，采用3D技术在降低功耗的同时，可以使3D器件以更高的频率运行，而3D器件的寄生效应、尺寸和噪声的降低可实现更高的每秒转换速率，从而提高整体系统性能。3D集成技术作为2010年以来得到重点关注和广泛应用的封装技术，通过用3D设备取代单芯片封装，可以实现相当大的尺寸和重量降低。这些减少量的大小部分取决于垂直互连密度和可获取性（accessibility）和热特性等。据报道，与传统封装相比，使用3D技术可以实现40～50倍的尺寸和重量减少。系统级封装SiP技术SiP（System in Package，系统级封装）为一种封装的概念，是将一个系统或子系统的全部或大部分电子功能配置在整合型基板内，而芯片以2D、3D的方式接合到整合型基板的封装方式。SiP不仅可以组装多个芯片，还可以作为一个专门的处理器、DRAM、快闪存储器与被动元件结合电阻器和电容器、连接器、天线等，全部安装在同一基板上上。这意味着，一个完整的功能单位可以建在一个多芯片封装，因此，需要添加少量的外部元件，使其工作。SIP封装并无一定型态，就芯片的排列方式而言，SIP可为多芯片模块(Multi-chipModule；MCM)的平面式2D封装，也可再利用3D封装的结构，以有效缩减封装面积；而其内部接合技术可以是单纯的打线接合(WireBonding)，亦可使用覆晶接合(FlipChip)，但也可二者混用。除了2D与3D的封装结构外，另一种以多功能性基板整合组件的方式，也可纳入SIP的涵盖范围。此技术主要是将不同组件内藏于多功能基板中，亦可视为是SIP的概念，达到功能整合的目的。不同的芯片排列方式，与不同的内部接合技术搭配，使SIP的封装型态产生多样化的组合，并可依照客户或产品的需求加以客制化或弹性生产。近年来随着摩尔定律逐渐逼近物理极限，先进封装技术越来越受到半导体行业的关注，成为行业的研究热点，基于此，仪器信息网联合电子工业出版社特在“半导体工艺与检测技术”主题网络研讨会上设置了“封装及其检测技术”，众多行业大咖将详谈封装工艺与技术。主办单位： 仪器信息网 电子工业出版社直播平台：仪器信息网网络讲堂平台会议官网：https://www.instrument.com.cn/webinar/meetings/semiconductor20220920/会议形式：线上直播，免费报名参会（报名入口见会议官网或点击上方图片）点击下方图片或会议官网报名即可

晶圆大多是非常脆的硅基材料，直接拿取是非常容易脆断的，所以必须封装起来，并且把线路与外部设备连接，才能出厂。本文详述芯片的封装工艺和相关的设备。封装听起来似乎就是包装，好像比较简单。封装与蚀刻和沉积相比，在一定程度上是要简单一点，但封装同样是一个高科技的行业。封装技术的发展芯片封装被分传统封装和先进封装。传统封装的目的是将切割好的芯片进行固定、引线和封闭保护。但随着半导体技术的快速发展，芯片厚度减小、尺寸增大，及其对封装集成敏感度的提高，基板线宽距和厚度的减小，互联高度和中心距的减小，引脚中心距的减小，封装体结构的复杂度和集成度提高，以及最终封装体的小型化发展、功能的提升和系统化程度的提高。越来越多超越传统封装理念的先进封装技术被提出。先进封装(Advanced Packaging)是本文讨论的重点。我们先了解一下传统封装，这有利于更好地理解先进封装。传统封装技术发展又可细分为三阶段。阶段一（1980 以前）：通孔插装（Through Hole，TH）时代其特点是插孔安装到 PCB 上，引脚数小于 64，节距固定，最大安装密度 10 引脚/cm2，以金属圆形封装（TO）和双列直插封装（DIP）为代表；阶段二（1980-1990）：表面贴装（Surface Mount，SMT）时代其特点是引线代替针脚，引线为翼形或丁形，两边或四边引出，节距 1.27-0.44mm，适合 3-300 条引线，安装密度 10-50 引脚/cm2，以小外形封装（SOP）和四边引脚扁平封装（QFP）为代表；阶段三（1990-2000）：面积阵列封装时代在单一芯片工艺上，以焊球阵列封装（BGA）和芯片尺寸封装（CSP）为代表，采用“焊球”代替“引脚”，且芯片与系统之间连接距离大大缩短。在模式演变上，以多芯片组件（MCM）为代表，实现将多芯片在高密度多层互联基板上，用表面贴装技术组装成多样电子组件、子系统。自20世纪90年代中期开始，基于系统产品不断多功能化的需求，同时也由于芯片尺寸封装（CSP）封装、积层式多层基板技术的引进，集成电路封测产业迈入三维叠层封装（3D）时代。这个发展阶段，先进封装应运而生。先进封装具体特征表现为：（1）封装元件概念演变为封装系统；（2）单芯片向多芯片发展；（3）平面封装（MCM）向立体封装（3D）发展；（4）倒装连接、TSV硅通孔连接成为主要键合方式。先进封装优势先进封装提高加工效率，提高设计效率，减少设计成本。先进封装工艺技术主要包括倒装类（FlipChip,Bumping），晶圆级封装（WLCSP，FOWLP，PLP），2.5D封装（Interposer）和3D封装（TSV）等。以晶圆级封装为例，产品生产以圆片形式批量生产，可以利用现有的晶圆制备设备，封装设计可以与芯片设计一次进行。这将缩短设计和生产周期，降低成本。先进封装以更高效率、更低成本、更好性能为驱动。先进封装技术上通过以点带线的方式实现电气互联，实现更高密度的集成，大大减小了对面积的浪费。SiP技术及PoP技术奠定了先进封装时代的开局，如Flip-Chip（倒装芯片）， WaferLevelPackaging（WLP，晶圆级封装），2.5D封装以及3D封装技术，ThroughSiliconVia（硅通孔，TSV）等技术的出现进一步缩小芯片间的连接距离，提高元器件的反应速度，未来将继续推进着先进封装的进步。所有这些先进封装技术，被集中起来发展成为了3D封装。3D封装会综合使用倒装、晶圆级封装以及 POP/Sip/TSV 等立体式封装技术，其发展共划分为三个阶段：第一阶段：采用引线和倒装芯片键合技术堆叠芯片；第二阶段：采用封装体堆叠（POP）；第三阶段：采用硅通孔技术实现芯片堆叠。3D封装可以通过两种方式实现：封装内的裸片堆叠和封装堆叠。封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。最后，我们列举一下这些主要的先进封装技术：★ 倒装（FC-FlipChip）★ 晶圆级封装（WLP-Wafer level package）★ 2.5D封装★ (POP/Sip/TSV)等3D立体式封装技术★ 3D封装技术封装的级别电子封装的工程被分成六个级别：层次1（裸芯片）它是特指半导体集成电路元件（IC芯片）的封装，芯片由半导体厂商生产，分为两类，一类是系列标准芯片，另一类是针对系统用户特殊要求的专用芯片，即未加封装的裸芯片（电极的制作、引线的连接等均在硅片之上完成）。层次2（封装后的芯片即集成块）分为单芯片封装和多芯片封装两大类。前者是对单个裸芯片进行封装，后者是将多个裸芯片装载在多层基板（陶瓷或有机材料）上进行气密闭封装构成MCM。层次3（板或卡）它是指构成板或卡的装配工序。将多个完成层次2的单芯片封装在PCB板等多层基板上，基板周边设有插接端子，用于与母板及其它板或卡的电气连接。层次4（单元组件）将多个完成层次3的板或卡，通过其上的插接端子搭载在称为母板的大型PCB板上，构成单元组件。层次5（框架件）它是将多个单元构成（框）架，单元与单元之间用布线或电缆相连接。层次6（总装、整机或系统）它是将多个架并排，架与架之间由布线或电缆相连接，由此构成大型电子设备或电子系统。先进封装的主要设备了解了封装的工艺，再来看看有哪些实际的操作要做，所需的设备就明确了。这里按工艺步骤列举一些：1、裸片堆叠。需要晶圆级叠片机。这是一个对可靠性要求极高的设备，因为线路完成后的晶圆很昂贵，而且非常易碎，更重要的对叠片的精度要求更高。目前还没有孤傲产量产的设备。2、晶圆切割，将Wafer切割成单个芯片。常见有切割机（Saw锯切）、划片机、激光切割机等。3、芯片堆叠。这个设备的难度在于精度和速度。目前国内有很多家厂商在研发这类设备，主要还是速度（产能）方面的差距。4、、封装级光刻和刻蚀。这是光刻技术练兵的场所，这里的光刻精度是微米级的，精度高一点的也达到了0.1微米。5、贴片（把芯片放在基板上）。这一过程需要用到点胶机，贴片机/固晶机/键合机等主要设备，还要用到印刷机，植球机，回熔焊，固化设备，压力设备，清洗设备等。6、引线键合。主要有Wire Bound和Die Bound两类设备。7、置散热片、散热胶、外壳。这一过程也要用到点胶，灌胶，植片机/固晶机/贴片机，压合设备，清洗设备等主要设备。8、检验。包括检验、测试和分选。下面我们针对其中部分常见设备，介绍其原理和结构。1、清洗机这些设备中，清洗机听起来相对简单，但清洗机也绝对不是那么的简单。清洗的优劣，决定着产品的良率，性能及可靠性。有时更决定着工艺过程的成败。接触芯片的零件的清洗，对尘埃、油污的要求，都是绝对严苛的，有的还要对零件表面的挥发气体进行测量，对表面对不同物质的亲合性进行测量。而要达到这些要求，对清洗工艺的要求也往往非常复杂。一条清洗线也动辄十几道 ，几十道工艺过程，对零件进行物理的、化学的、生物级别的清洗与干燥。2、涂胶设备封装阶段的胶水，作用一是把IC的不同部分粘结起来，作用二是把IC各个部分之间的间隙填充起来，作用三是把IC包裹保护起来。这也就基本形成了三个类别，一是点胶，二是填充，三是塑封（Moding）。这些工艺过程，听起来比较简单，很容易理解。事实也确实如此。只是对胶量的控制，均匀性有很高的要求。胶水的压力，出胶口的形状，温度，运动的平稳性，设备的振动，空气流动等，每一个环节都要精确控制。涂胶的工艺的特性主要的还是决定于胶水的特性。在这里我们只谈设备，不谈耗材。芯片点胶芯片底填芯片塑封3、刻蚀\光刻机我们常听说的那些高大上的光刻机，是指晶圆级别上用来刻蚀芯片电路的。封装过程也要用到光刻机，需要制作用于定位和精确定位芯片的封装模板。光刻机可以用于制作这些封装模板的微米级图案。光刻机通过曝光光刻胶和进行显影的过程，将图案精确地转移到封装模板上。封装过程所用光刻机线宽要求比较低，一般500nm的都能用了。封装用光刻机封装用刻蚀机4、芯片键合机芯片键合机，是把芯片与基板连接在一起的设备，有两种主要的方式，Wire Bond和Die Bond。Wire Bond设备通常被称作绑线机，绑线机是用金属引线把IC上的引脚与基板（Substrate）的引脚进行连接的设备。这个工艺中使用的金属细线通常只有几十微米，一根一根把金属丝熔融在引脚上。这个过程在引脚多的芯片上就很耗时。Die Bond设备有时被称作贴片机或固晶机机。Die Bond是近些年才发展起来的技术，是通过金属球阵列来进行连接，就是常说的BGA技术（Ball Grid Array）。Die Bond的连接方式效率更高，一次性可以连接所有引脚，所以生产数百数千引脚的芯片也很方便。还有就是Die Bond封装更加紧凑，所以Die Bond是未来芯片键合的主要方式。Wire Bond设备5、贴片机贴片机是一种高度复杂且精密的机器，其工作原理可以追溯到微电子组件制造的核心。这些机器使用先进的视觉系统，如光学传感器和高分辨率摄像头，以检测和定位微小的电子元件。这种视觉系统能够在纳米级别准确度下进行操作，确保元件的精确定位。贴片通常是指表面贴装技术，是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（PrintedCircuit Board，PCB）的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。除此之外，贴片还指应用于裸芯片（Die）的贴装技术，是指将晶圆片上没有封装或保护层的晶片（裸芯片）贴装到基板上的过程。这些芯片通常由硅等材料制成，并通过刻蚀、沉积、光刻等工艺加工而成。裸芯片贴装是一种高精度、高技术含量的制造过程，在贴片过程中，由于裸芯片缺乏封装保护，对裸芯片的测试和组装要求更高，需要专门的贴片机设备和技术来确保其可靠性和稳定性。裸芯片贴装技术常用于高性能计算、光通信、存储和其他应用领域，其中需要更高的处理能力和集成度。

半导体业务中的典型供应链， 显示了需要材料表征、材料选择、质量控制、工艺优化和失效分析的不同工艺步骤热分析在半导体封装行业中有不同的应用。使用的封装材料通常是环氧基化合物（环氧树脂模塑化合物、底部填充环氧树脂、银芯片粘接环氧树脂、圆顶封装环氧树脂等）。具有优异的热稳定性、尺寸稳定性以及良好户外性能的环氧树脂非常适合此类应用。固化和流变特性对于确保所生产组件工艺和质量保持一致具有重要意义。通常，工程师将面临以下问题：特定化合物的工艺窗口是什么？如何控制这个过程？优化的固化条件是什么？如何缩短循环时间？珀金埃尔默热分析仪的广泛应用可以提供工程师正在寻找的答案。差示扫描量热法(DSC)此项技术最适合分析环氧树脂的热性能，如图1所示。测量提供了关于玻璃化转变温度(Tg)、固化反应的起始温度、固化热量和工艺最终温度的信息。图 1. DSC曲线显示环氧化合物的固化特征DSC可用于显示玻璃化转变温度，因为它在给定温度下随固化时间（图2）的变化而变化。图 2. DSC 曲线显示玻璃化转变温度随着固化时间的延长而逐渐增加玻璃化转变温度(Tg)是衡量环氧化合物交联密度的良好指标。事实上，过程工程师可以通过绘制玻璃化转变温度与不同固化温度下固化时间的关系图来确定最适合特定环氧化合物的工艺窗口（图3）。图 3. 玻璃化转变温度与不同固化温度下的固化时间的关系如果工艺工程师没有测试这些数据，则生产过程通常会导致产品质量低下，如图4所示。图 4. 玻璃化转变温度与不同固化温度下的固化时间的关系在本例中，制造银芯片粘接环氧树脂使用的固化条件处于玻璃化转变温度与时间的关系曲线的上升部分（初始固化过程）。在上述条件下，只要固化时间或固化温度略有改变，就有可能导致结果发生巨大变化。结果就是组件在引脚框架和半导体芯片之间容易发生分层故障。通过使用功率补偿DSC（例如珀金埃尔默的双炉DSC），生成上述玻璃化转变温度与温度 / 时间关系曲线，可确定最佳工艺条件。使用此法，即使是高度填充银芯片粘接环氧树脂的玻璃化转变也可以被检测出。这些数据为优化制造工艺提供了极有帮助的信息。使用DSC技术，可以将固化温度和时间转换至160° C和2.5小时，以此达到优化该环氧树脂固化条件的目的。这一变化使过程稳定并获得一致的玻璃化转变温度值。在珀金埃尔默，DSC不仅被用于优化工艺，而且还通过监测固化产物的玻璃化转变温度值，发挥质量控制工具的作用。DSC 8000 差示扫描量热仪DSC 还可以用于确定焊料合金的熔点。用DSC分析含有3%（重量比）铜(Cu)、银(Ag)或铋(Bi)的锡合金。图5中显示的结果表明，不同成分的合金具有非常不同的熔点。含银合金在相同浓度（3%（重量比））下熔点最低。图 5. DSC：不同焊接合金在不同湿度环境下的熔点分析热重分析(TGA)珀金埃尔默热分析仪有助于设计工程师加深对材料选择的理解。例如，珀金埃尔默TGA 8000® （图6）可以检测出非常小的重量变化，并可用于测量重要的材料参数，如脱气性能和热稳定性。这将间接影响组件的可焊性。图7显示了在230°C 和260° C下具有不同脱气性能的两种环氧树脂封装材料。重量损失（脱气）程度越高，表明与引脚框架接触的环氧树脂密封剂的环氧—引脚框架分离概率越高。图 6. 珀金埃尔默TGA 8000图 7. TGA结果显示两种材料具有不同的脱气性能热机械分析(TMA)当材料经受温度变化时，TMA可精确测量材料的尺寸变化。对于固化环氧树脂体系，TMA可以输出热膨胀系数(CTE)和玻璃化转变温度。环氧树脂的热膨胀系数是非常重要的参数，因为细金线嵌入环氧化合物中，并且当电子元件经受反复的温度循环时，高热膨胀系数可能导致电线过早断裂。不同热膨胀系数之间的拐点可以定义为玻璃化转变温度（图8）。TMA还可以用于确定塑料部件的软化点和焊料的熔点。图 8. 显 TMA 4000 测试的典型的 TMA 图动态力学分析(DMA)选择材料时，内部封装应力也是关键信息。将DMA与 TMA技术结合，可以获得关于散装材料内应力的定量信息。DMA测量材料的粘弹性，并提供不同温度下材料的模量，具体如图9所示。当材料经历热转变时，模量发生变化，使分析人员能够轻松指出热转变，如玻璃化转变温度、结晶或熔化。图 9. DMA 8000 测试的典型的 DMA 图热分析仪用于ASTM® 和IPC材料标准试验、质量控制和材料开发。图10显示了一个涉及热分析仪的IPC试验。珀金埃尔默DMA目前已在半导体行业得到广泛应用。图 10. DMA：显示透明模塑化合物的内应力热分析仪是半导体封装行业的重要工具。它们不仅在设计和开发阶段发挥了重要作用，而且还可用于进行故障分析和质量控制。许多标准方法都对热分析的使用进行了描述（图11）。使用珀金埃尔默热分析仪，用户可以优化加工条件并选择合适的材料以满足性能要求，从而确保半导体企业能够生产出高品质的产品。考虑到此类分析可以节省大量成本，热分析仪无疑是一项“必备”试验设备！图 11. 用于标准方法的热分析仪

7月26日消息，美国商务部宣布同全球龙头OSAT企业Amkor安靠签署了一份不具约束力的初步备忘录（PMT），美国政府将根据《芯片与科学法案》向Amkor授予至多4亿美元直接资金资助和2亿美元贷款。另外，基于先进封装在当代芯片行业发挥的重要作用，美国还另设16亿美元资金，以加大投资先进封装技术。芯片法案4亿美元补贴敲定！Amkor在多地扩充先进封装产能据美国政府官方消息，这笔拟议的资金将支持Amkor在亚利桑那州皮奥里亚的一个绿地项目投资约20亿美元和2,000个工作岗位。此外，安靠计划向财政部申请投资税收抵免，最高可覆盖其符合条件的资本支出的 25%。除了拟议的4亿美元的直接资金外，《芯片与科学法案》计划办公室还将根据PMT向 Amkor 提供约2亿美元的拟议贷款，这是《芯片与科学法案》规定的750亿美元贷款授权的一部分。目前，全球芯片封装市场的领先者主要包括台积电、日月光、Amkor、三星、英特尔、长电科技等。从地理位置看，上述封测厂商大部分位于亚太区，仅有Amkor总部在美国。据悉，Amkor在亚利桑那州的新工厂将成为美国同类工厂中规模最大的。该对于该厂建设，Amkor称该先进封装和测试设施将为世界上最先进的半导体提供完整的端到端先进封装，用于高性能计算、人工智能、通信和汽车终端市场。并且，其先进封装技术如2.5D技术和其他下一代技术将被采用其中。行业消息显示，该公司的2.5D技术是人工智能和高性能计算应用的基础，因为它是制造图形处理单元（“GPU”）和其他人工智能芯片的最后一步。图片来源：AmkorAmkor官方消息显示，自 2016 年以来，Amkor 一直在进行基板上芯片 (CoS) 的大批量生产 (HVM)，并且自2019年以来，也在大批量生产晶圆上芯片 (CoW)。目前，机遇行业不断发展的需求，Amkor 正在将其 2.5D TSV 生产能力提高两倍，Amkor目前进行的该轮扩产计划将于今年第四季度完成。另外值得注意的是，Amkor与苹果的战略合作已经持续了十多年，特别是在封装芯片方面，广泛应用于苹果的各类产品。去年年末，苹果公司已通过其官方网站宣布，将成为半导体封装大厂Amkor位于美国亚利桑那州Peoria新封测厂的第一个也是最大客户。据悉，台积电在亚利桑那州将建成Fab 21，苹果也是其最大客户之一。届时，台积电将为苹果生产芯片，Amkor将为苹果提供封装服务，这将大大节省运输方面的成本。Amkor近年来一直在扩大其封装市场上的投资，并通过收购J-Devices和NANIUM S.A.两家公司进一步丰富了公司的产品线。据悉，Amkor并购J-Device，除了为扩大自身的市占，有一部分原因更是看中其在汽车晶片封测市场的地位，借重J-Device 再拓展安靠的事业版图，J-Device此前在日本封装测试（OAST）市占第一。而收购NANIUM S.A.则是看重其WLP和WLFO封装技术，并扩大了生产规模和客户群，同时将公司的业务拓展至欧洲市场。今年4月，Amkor和英飞凌签署合作协议，双方计划在葡萄牙波多（Porto）建立一座全新的封装和测试中心，预计于2025年上半年投入运营。据悉，Amkor位于葡萄牙波多的工厂将专注于半导体封装、组装与测试，未来将进行扩建，并建设无尘室生产线。而英飞凌将负责提供产品设计与研发支持。英飞凌在波多已设有大型服务中心，目前拥有600多名员工。今年1月，Amkor和晶圆代工厂 Globalfoundries（格芯）为双方合作建设的安靠葡萄牙波尔图工厂举行剪彩仪式。格芯正在将其某些300mm生产线从德累斯顿工厂转移到 Amkor 的波尔图工厂（该工厂已通过IATF16949 认证），以建立欧洲首个大规模封测厂。该仪式将标志着两家公司之前宣布的合作关系正式启动，并强调合作打造半导体晶圆生产的完整欧洲供应链。图片来源：拍信网此外，去年10月，Amkor宣布在越南北宁隆重开业其最新工厂，并计划在第四季度开始大规模生产。次投资旨在将越南发展成为半导体后端工艺中心，进一步巩固Amkor在封装行业的领先地位。为了确保可持续增长和竞争力，Amkor计划今年投资8亿美元用于高科技封装生产的新设备和技术。芯片法案527亿美元补贴已基本落地！美国另设16亿美元支持先进封装美国《芯片与科学法案》于2022年8月颁布，计划拨款超过527亿美元资金，用于扶持美国半导体研发、制造和劳动力发展。其中390亿美元作为直接拨款，补贴给半导体生产厂商。据悉，截止目前为止，美国政府已向包括GlobalWafers America 、Rogue Valley Microdevices、Entegris、美光、三星、台积电、英特尔、格芯、微芯科技、安靠科技10家相关企业提供优惠政策。7月17日，环球晶宣布，旗下子公司GlobalWafers America (GWA) 及MEMC LLC 与美国商务部(US Department of Commerce) 已签署一份不具约束力的初步备忘录(preliminary memorandum of terms, PMT)，基于《芯片法案》，公司将获得最高4 亿美元的直接补助。环球晶指出，该补助将用于得州谢尔曼市及密苏里州圣彼得斯市先进硅晶圆厂的兴建，将在美国生产全球最先进的12英寸硅晶圆。对此，美国商务部也表示，计划中的补贴将支持环球晶在得州与密苏里州的40亿美元投资计划，用于建设新的晶圆制造设施，创造1700个建筑工作和880个制造业工作。7月1日，美国商务部宣布与MEMS代工厂Rogue Valley Microdevices（以下简称“RVM”）达成初步条款，支持其建设新晶圆制造厂。据悉，RVM将获得670万美元的直接补助。据美国商务部介绍，该资金将用于支持RVM在佛罗里达州棕榈湾建设纯微机电系统 (MEMS) 和传感器代工厂，预计将使RVM的制造能力增加近三倍。2023年6月，RVM宣布收购位于佛罗里达州棕榈湾Commerce Drive 2301号的一栋建筑面积50000平方英尺的商业建筑，并计划将其建设成为第二座MEMS晶圆制造厂。该晶圆制造厂将用于制造MEMS和传感器。据悉，RVM在佛罗里达州棕榈湾工厂最终完工时间为2025年中期，首批晶圆预计将于2025年初发货。6月26日，半导体材料厂商Entegris宣布，根据《芯片与科学法案》而获得美国政府7500万美元的直接补助。该基金将支持Entegris在科罗拉多斯普林斯的一家先进工厂的发展，该工厂专注于先进材料处理（AMH）和微污染控制（MC），这些工艺对提升半导体制造非常重要。该工厂计划于2025年投入初步商业运营，并将分多个阶段建设：第一阶段将支持目前完全在国外生产的前开式统一吊舱（FOUP）和液体过滤膜的生产。第二阶段将支持生产先进的液体过滤器、净化器和流体处理解决方案。4月25日，美光科技宣布将从美国联邦政府获得61.4亿美元的直接资金，用于在纽约建设两座DRAM晶圆厂，在爱达荷州新建一家DRAM晶圆厂。除61亿美元的政府拨款外，美光也有资格获得美国财政部的投资税收抵免，这将为合格的资本投资提供25%的抵免。此外纽约州政府也将提供价值55亿美元的激励措施。4月15日，美国政府宣布与韩国三星电子达成一项初步协议，依据《芯片法案》提供至多64亿美元的直接补贴。三星电子将在得克萨斯州的两个地点建立一个半导体生态集群，包括在泰勒市建设两座先进逻辑代工厂，制程分别为4nm和2nm；在泰勒市新建一座先进制程研发设施；在泰勒市新建一座可进行3D HBM内存的生产和2.5D封装先进封装工厂；在奥斯汀扩建现有半导体设施，扩大FD-SOI（全耗尽型绝缘体上硅）工艺产能。4月8日，美国商务部和台积电签署一份不具约束力的初步备忘录（PMT），基于《芯片与科学法》，台积电将获得最高可达66亿美元的直接补助。当日台积电宣布计划在美国亚利桑那州建设第三座晶圆厂。当前，台积电在美国亚利桑那州的晶圆一厂、二厂正在如火如荼地进行。其中，晶圆一厂有望于2025年上半年开始采用4nm技术生产。晶圆二厂除了之前宣布的3nm技术外，还将生产世界上最先进的2nm工艺技术，采用下一代纳米片晶体管，并于2025年开始生产。台积电表示，其第三座晶圆厂将使用2纳米或更先进的工艺生产芯片，并计划在2028年开始生产。3月20日，美国商务部宣布，与英特尔达成一份不具约束力的初步条款备忘录（PMT），将根据美国芯片法案向英特尔提供至多85亿美元的直接资金和最高110亿美元贷款。其中，85亿美元的直接资金将分批发放，这取决于英特尔是否达到一些特定的“里程碑”。一旦协议被确定，提供给英特尔的相关资金最早或在今年晚些时候到位。据悉，英特尔将在美国四个州投资超1000亿美元，包括在亚利桑那州和俄亥俄州大型工厂生产尖端半导体，以及俄勒冈州和新墨西哥州小型工厂的设备研发和先进封装项目。资料显示，英特尔于2022年宣布在俄亥俄州建设两座新厂，预计完工时间为2025年。不过近期英特尔表示，两座工厂的实际建设完工时间或将推迟到2026年或2027年，而投产则要等到2027年或2028年。2月19日，美国政府宣布向格芯提供15亿美元资金补贴，根据与美国商务部达成的初步协议，格芯将在美国纽约州马耳他建立一个新的半导体生产设施，并扩大在马耳他和佛蒙特州伯灵顿的现有业务。此外，除了15亿美元的补贴之外，政府还将提供给格芯16亿美元的贷款，最后带动的投资可能在120亿美元左右。针对格芯补贴，美国商务部长雷蒙多说，格芯马耳他工厂的扩建将确保通用汽车（GM）等汽车供应商和制造商能取得稳定的的芯片供给。1月4日，美国商务部宣布，向Microchip Technology（微芯）提供1.62亿美元的政府补贴，以提高该公司芯片和微控制器（MCU）的产量。据悉，该笔补贴将分为两个部分，第一部分约为9000万美元，用于扩建Microchip Technology在美国科罗拉多州的一家制造工厂，第二部分约为7200万美元，用于扩建在美国俄勒冈州的一家工厂。除了上述芯片投资外，近期美国还针对封装领域，另设专门的资金加大投资。据美国商务部近日发布的项目招标意向书显示，美国将投入16亿美元用于支持美国本土芯片封装技术研发。美国商务部称，上述资金将支持设备和工具、电力输送和热管理、连接器技术、电子设计自动化以及芯粒等五大领域的研发创新，各项目申请方提出申报后将通过竞争方式争取资金支持，单个项目政府资助上限为1.5亿美元。《纽约时报》指出，此次宣布的16亿美元芯片封装支持资金是拜登政府新设的所谓“国家高端封装制造项目”的组成部分，美国商务部官员此前曾表示该项目旗下的总资金量将达到30亿美元左右。

为了解决散热问题，封装厂商在探索各种方法一些过热的晶体管可能不会对可靠性产生很大影响，但数十亿个晶体管产生的热量会影响可靠性。对于 AI/ML/DL 设计尤其如此，高利用率会增加散热，但热密度会影响每个先进的节点芯片和封装，这些芯片和封装用于智能手机、服务器芯片、AR/VR 和许多其他高性能设备。对于所有这些，DRAM布局和性能现在是首要的设计考虑因素。无论架构多么新颖，大多数基于 DRAM 的内存仍面临因过热而导致性能下降的风险。易失性内存的刷新要求（作为标准指标，大约每 64 毫秒一次）加剧了风险。“当温度提高到 85°C 以上时，就需要更频繁地刷新电容器上的电荷，设备就将转向更频繁的刷新周期，这就是为什么当设备变得越来越热，电荷从这些电容器中泄漏得更快的原因。不幸的是，刷新该电荷的操作也是电流密集型操作，它会在 DRAM 内部产生热量。天气越热，你就越需要更新它，但你会继续让它变得更热，整个事情就会分崩离析。”除了DRAM，热量管理对于越来越多的芯片变得至关重要，它是越来越多的相互关联的因素之一，必须在整个开发流程中加以考虑，封装行业也在寻找方法解决散热问题。选择最佳封装并在其中集成芯片对性能至关重要。组件、硅、TSV、铜柱等都具有不同的热膨胀系数 (TCE)，这会影响组装良率和长期可靠性。带有 CPU 和 HBM 的流行倒装芯片 BGA 封装目前约为 2500 mm2。一个大芯片可能变成四五个小芯片，总的来说，这一趋势会持续发展下去，因为必须拥有所有 I/O，这样这些芯片才能相互通信。所以可以分散热量。对于应用程序，这可能会对您有所一些帮助。但其中一些补偿是因为你现在有 I/O 在芯片之间驱动，而过去你在硅片中需要一个内部总线来进行通信。最终，这变成了一个系统挑战，一系列复杂的权衡只能在系统级别处理。可以通过先进的封装实现很多新事物，但现在设计要复杂得多，当一切都如此紧密地结合在一起时，交互会变多。必须检查流量。必须检查配电。这使得设计这样的系统变得非常困难。事实上，有些设备非常复杂，很难轻易更换组件以便为特定领域的应用程序定制这些设备。这就是为什么许多高级封装产品适用于大批量或价格弹性的组件，例如服务器芯片。对具有增强散热性能的制造工艺的材料需求一直在强劲增长。Chiplet模块仿真与测试进展工程师们正在寻找新的方法来在封装模块构建之前对封装可靠性进行热分析。例如，西门子提供了一个基于双 ASIC 的模块的示例，该模块包含一个扇出再分布层 (RDL)，该扇出再分配层 (RDL) 安装在 BGA 封装中的多层有机基板顶部。它使用了两种模型，一种用于基于 RDL 的 WLP，另一种用于多层有机基板 BGA。这些封装模型是参数化的，包括在引入 EDA 信息之前的衬底层堆叠和 BGA，并支持早期材料评估和芯片放置选择。接下来，导入 EDA 数据，对于每个模型，材料图可以对所有层中的铜分布进行详细的热描述。量化热阻如何通过硅芯片、电路板、胶水、TIM 或封装盖传递是众所周知的。存在标准方法来跟踪每个界面处的温度和电阻值，它们是温差和功率的函数。“热路径由三个关键值来量化——从器件结到环境的热阻、从结到外壳（封装顶部）的热阻以及从结到电路板的热阻，”详细的热模拟是探索材料和配置选项的最便宜的方法。“运行芯片的模拟通常会识别一个或多个热点，因此我们可以在热点下方的基板中添加铜以帮助散热或更换盖子材料并添加散热器等。对于多个芯片封装，我们可以更改配置或考虑采用新方法来防止热串扰。有几种方法可以优化高可靠性和热性能，”在模拟之后，包装公司执行实验设计 (DOE) 以达到最终的包装配置。但由于使用专门设计的测试车辆的 DOE 步骤耗时且成本更高，因此首先利用仿真。选择 TIM在封装中，超过 90% 的热量通过封装从芯片顶部散发到散热器，通常是带有垂直鳍片的阳极氧化铝基。具有高导热性的热界面材料 (TIM) 放置在芯片和封装之间，以帮助传递热量。用于 CPU 的下一代 TIM 包括金属薄板合金（如铟和锡）和银烧结锡，其传导功率分别为 60 W/mK 和 50 W/mK。随着公司从大型 SoC 过渡到小芯片模块，需要更多种类的具有不同特性和厚度的 TIM。Amkor 研发高级总监 YoungDo Kweon 在最近的一次演讲中表示，对于高密度系统，芯片和封装之间的 TIM 的热阻对封装模块的整体热阻具有更大的影响。“功率趋势正在急剧增加，尤其是在逻辑方面，因此我们关心保持低结温以确保可靠的半导体运行，”Kweon 说。他补充说，虽然 TIM 供应商为其材料提供热阻值，但从芯片到封装的热阻，在实践中，受组装过程本身的影响，包括芯片和 TIM 之间的键合质量以及接触区域。他指出，在受控环境中使用实际装配工具和粘合材料进行测试对于了解实际热性能和为客户资格选择最佳 TIM 至关重要。孔洞是一个特殊的问题。“材料在封装中的表现方式是一个相当大的挑战。你已经掌握了粘合剂或胶水的材料特性，材料实际润湿表面的方式会影响材料呈现的整体热阻，即接触电阻，”西门子的 Parry 说。“而且这在很大程度上取决于材料如何流入表面上非常小的缺陷。如果缺陷没有被胶水填充，它代表了对热流的额外阻力。”以不同的方式处理热量芯片制造商正在扩大解决热量限制的范围。“如果你减小芯片的尺寸，它可能是四分之一的面积，但封装可能是一样的。是德科技内存解决方案项目经理 Randy White 表示，由于外部封装的键合线进入芯片，因此可能存在一些信号完整性差异。“电线更长，电感更大，所以有电气部分。如果将芯片的面积减半，它会更快。如何在足够小的空间内消散这么多的能量？这是另一个必须研究的关键参数。”这导致了对前沿键合研究的大量投资，至少目前，重点似乎是混合键合。“如果我有这两个芯片，并且它们之间几乎没有凸起，那么这些芯片之间就会有气隙，”Rambus 的 Woo 说。“这不是将热量上下移动的最佳导热方式。可能会用一些东西来填充气隙，但即便如此，它还是不如直接硅接触好。因此，混合直接键合是人们正在做的一件事。”但混合键合成本高昂，并且可能仍仅限于高性能处理器类型的应用，台积电是目前仅有的提供该技术的公司之一。尽管如此，将光子学结合到 CMOS 芯片或硅上 GaN 的前景仍然巨大。结论先进封装背后的最初想法是它可以像乐高积木一样工作——在不同工艺节点开发的小芯片可以组装在一起，并且可以减少热问题。但也有取舍。从性能和功率的角度来看，信号需要传输的距离很重要，而始终开启或需要保持部分关断的电路会影响热性能。仅仅为了提高产量和灵活性而将模具分成多个部分并不像看起来那么简单。封装中的每个互连都必须进行优化，热点不再局限于单个芯片。可用于排除或排除小芯片不同组合的早期建模工具为复杂模块的设计人员提供了巨大的推动力。在这个功率密度不断提高的时代，热仿真和引入新的 TIM 仍然必不可少。

6月16日上午，散热与封装技术研讨会暨苏州纳米所散热与封装技术研发中心成立仪式在中国科学院苏州纳米技术与纳米仿生研究所召开。此次活动以&ldquo 散热与封装技术&rdquo 为主题，探讨了当前高功率、高度集成化电子器件快速发展背景下，如何解决电子工业界的散热与封装技术等关键共性问题。 　　活动由苏州纳米所技术转移中心与先进材料部联合主办，苏州纳米所副所长李清文主持。美国工程院院士、乔治亚理工学院教授汪正平，国防科技大学教授常胜利和张学骜、深圳先进技术研究院研究员孙蓉等出席了此次活动。 　　会前，李清文致欢迎词，并代表苏州纳米所向汪正平颁发了客座研究员聘书，苏州纳米所加工平台主任张宝顺与汪正平共同为散热与封装技术研发中心揭牌。 　　会上，被誉为&ldquo 现代半导体封装之父&rdquo 的汪正平介绍了自己40多年来在电子封装材料研发与应用方面的成果，特别是近年来在碳纳米管可控制备、石墨烯制备与应用、电子封装散热等方面的研究进展，最后他还与大家分享了在学术研究方面的经验。 　　随后，张宝顺、孙蓉等分别以&ldquo 散热与封装技术&rdquo 、&ldquo 聚合物基高密度电子封装材料的制备与应用研究&rdquo 为主题作了精彩的报告。 　　当天下午，与会代表参观了苏州纳米所加工平台和先进材料部。 会议现场

1. 研究背景及意义碳化硅(SiC)是一种宽带隙(WBG)的半导体材料，目前已经显示出有能力满足前述领域中不断发展的电力电子的更高性能要求。在过去，硅(Si)一直是最广泛使用的功率开关器件的半导体材料。然而，随着硅基功率器件已经接近其物理极限，进一步提高其性能正成为一个巨大的挑战。我们很难将它的阻断电压和工作温度分别限制在6.5kV和175℃，而且相对于碳化硅器件它的开关速度相对较慢。另一方面，由SiC制成的器件在过去几十年中已经从不成熟的实验室原型发展成为可行的商业产品，并且由于其高击穿电压、高工作电场、高工作温度、高开关频率和低损耗等优势被认为是Si基功率器件的替代品。除了这些性能上的改进，基于SiC器件的电力电子器件有望通过最大限度地减少冷却要求和无源元件要求来实现系统的体积缩小，有助于降低整个系统成本。SiC的这些优点与未来能源转换应用中的电力电子器件的要求和方向非常一致。尽管与硅基器件相比SiC器件的成本较高，但SiC器件能够带来的潜在系统优势足以抵消增加的器件成本。目前SiC器件和模块制造商的市场调查显示SiC器件的优势在最近的商业产品中很明显，例如SiC MOSFETs的导通电阻比Si IGBT的导通电阻小四倍，并且在每三年内呈现出-30%的下降趋势。与硅同类产品相比，SiC器件的开关能量小10-20倍，最大开关频率估计高20倍。由于这些优点，预计到2022年，SiC功率器件的总市场将增长到10亿美元，复合年增长率(CAGR)为28%，预计最大的创收应用是在混合动力和电动汽车、光伏逆变器和工业电机驱动中。然而，从器件的角度来看，挑战和问题仍然存在。随着SiC芯片有效面积的减少，短路耐久时间也趋于减少。这表明在稳定性、可靠性和芯片尺寸之间存在着冲突。而且SiC器件的现场可靠性并没有在各种应用领域得到证明，这些问题直接导致SiC器件在电力电子市场中的应用大打折扣。另一方面，生产高质量、低缺陷和较大的SiC晶圆是SiC器件制造的技术障碍。这种制造上的困难使得SiC MOSFET的每年平均销售价格比Si同类产品高4-5倍。尽管SiC材料的缺陷已经在很大程度上被克服，但制造工艺还需要改进，以使SiC器件的成本更加合理。最近几年大多数SiC器件制造大厂已经开始使用6英寸晶圆进行生产。硅代工公司X-fab已经升级了其制造资源去适应6英寸SiC晶圆，从而为诸如Monolith这类无晶圆厂的公司提供服务。这些积极的操作将导致SiC器件的整体成本降低。图1.1 SiC器件及其封装的发展图1.1展示了SiC功率器件及其封装的发展里程碑。第一个推向市场的SiC器件是英飞凌公司在2001年生产的肖特基二极管。此后，其他公司如Cree和Rohm继续发布各种额定值的SiC二极管。2008年，SemiSouth公司生产了第一个SiC结点栅场效应晶体管（JFET），在那个时间段左右，各公司开始将SiC肖特基二极管裸模集成到基于Si IGBT的功率模块中，生产混合SiC功率模块。从2010年到2011年，Rohm和Cree推出了第一个具有1200V额定值的分立封装的SiC MOSFET。随着SiC功率晶体管的商业化，Vincotech和Microsemi等公司在2011年开始使用SiC JFET和SiC二极管生产全SiC模块。2013年，Cree推出了使用SiC MOSFET和SiC二极管的全SiC模块。此后，其他器件供应商，包括三菱、赛米控、富士和英飞凌，自己也发布了全SiC模块。在大多数情况下，SiC器件最初是作为分立元件推出的，而将这些器件实现为模块封装是在最初发布的几年后开发的。这是因为到目前为止分立封装的制造过程比功率模块封装要简单得多。另一个原因也有可能是因为发布的模块已经通过了广泛的标准JEDEC可靠性测试资格认证，这代表器件可以通过2000万次循环而不发生故障，因此具有严格的功率循环功能。而且分离元件在设计系统时具有灵活性，成本较低，而模块的优势在于性能较高，一旦有了产品就容易集成。虽然SiC半导体技术一直在快速向前发展，但功率模块的封装技术似乎是在依赖过去的惯例，这是一个成熟的标准。然而，它并没有达到充分挖掘新器件的潜力的速度。SiC器件的封装大多是基于陶瓷基底上的线接合方法，这是形成多芯片模块（MCM）互连的标准方法，因为它易于使用且成本相对较低。然而，这种标准的封装方法由于其封装本身的局限性，已经被指出是向更高性能系统发展的技术障碍。首先，封装的电寄生效应太高，以至于在SiC器件的快速开关过程中会产生不必要的损失和噪音。第二，封装的热阻太高，而热容量太低，这限制了封装在稳态和瞬态的散热性能。第三，构成封装的材料和元件通常与高温操作（200℃）不兼容，在升高的操作温度下，热机械可靠性恶化。最后，对于即将到来的高压SiC器件，承受高电场的能力是不够的。这些挑战的细节将在第二节进一步阐述。总之，不是器件本身，而是功率模块的封装是主要的限制因素之一，它阻碍了封装充分发挥SiC元件的优势。因此，应尽最大努力了解未来SiC封装所需的特征，并相应地开发新型封装技术去解决其局限性。随着社会的发展，环保问题与能源问题愈发严重，为了提高电能的转化效率，人们对于用于电力变换和电力控制的功率器件需求强烈[1, 2]。碳化硅（SiC）材料作为第三代半导体材料，具有禁带宽度大，击穿场强高、电子饱和速度大、热导率高等优点[3]。与传统的Si器件相比，SiC器件的开关能耗要低十多倍[4]，开关频率最高提高20倍[5, 6]。SiC功率器件可以有效实现电力电子系统的高效率、小型化和轻量化。但是由于SiC器件工作频率高，而且结电容较小，栅极电荷低，这就导致器件开关时，电压和电流变化很大，寄生电感就极易产生电压过冲和振荡现象，造成器件电压应力、损耗的增加和电磁干扰问题[7, 8]。还要考虑极端条件下的可靠性问题。为了解决这些问题，除了器件本身加以改进，在封装工艺上也需要满足不同工况的特性要求。起先，电力电子中的SiC器件是作为分立器件生产的，这意味着封装也是分立的。然而SiC器件中电压或电流的限制，通常工作在低功耗水平。当需求功率达到100 kW或更高时，设备往往无法满足功率容量要求[9]。因此，需要在设备中连接和封装多个SiC芯片以解决这些问题，并称为功率模块封装[10, 11]。到目前为止，功率半导体的封装工艺中，铝（Al）引线键合封装方案一直是最优的封装结构[12]。传统封装方案的功率模块采用陶瓷覆铜板，陶瓷覆铜板（Direct Bonding Copper，DBC）是一种具有两层铜的陶瓷基板，其中一层图案化以形成电路[13]。功率半导体器件底部一般直接使用焊料连接到DBC上，顶部则使用铝引线键合。底板（Baseplate）的主要功能是为DBC提供支撑以及提供传导散热的功能，并与外部散热器连接。传统封装提供电气互连（通过Al引线与DBC上部的Cu电路键合）、电绝缘（使用DBC陶瓷基板）、器件保护（通过封装材料）和热管理（通过底部）。这种典型的封装结构用于目前制造的绝大多数电源模块[14]。传统的封装方法已经通过了严格的功率循环测试（2000万次无故障循环），并通过了JEDEC标准认证[15]。传统的封装工艺可以使用现有的设备进行，不需要额外开发投资设备。传统的功率模块封装由七个基本元素组成，即功率半导体芯片、绝缘基板、底板、粘合材料、功率互连、封装剂和塑料外壳，如图1.2所示。模块中的这些元素由不同的材料组成，从绝缘体、导体、半导体到有机物和无机物。由于这些不同的材料牢固地结合在一起，为每个元素选择适当的材料以形成一个坚固的封装是至关重要的。在本节中，将讨论七个基本元素中每个元素的作用和流行的选择以及它们的组装过程。图1.2标准功率模块结构的横截面功率半导体是功率模块中的重要元素，通过执行电气开/关开关将功率从源头转换到负载。标准功率模块中最常用的器件类型是MOSFETs、IGBTs、二极管和晶闸管。绝缘衬底在半导体元件和终端之间提供电气传导，与其他金属部件（如底板和散热器）进行电气隔离，并对元件产生的热量进行散热。直接键合铜（DBC）基材在传统的电源模块中被用作绝缘基材，因为它们具有优良的性能，不仅能满足电气和热的要求，而且还具有机械可靠性。在各种候选材料中，夹在两层铜之间的陶瓷层的流行材料是Al2O3，AlN，Si2N4和BeO。接合材料的主要功能是通过连接每个部件，在半导体、导体导线、端子、基材和电源模块的底板之间提供机械、热和电的联系。由于其与电子组装环境的兼容性，SnPb和SnAgCu作为焊料合金是最常用的芯片和基片连接材料。在选择用于功率模块的焊料合金时，需要注意的重要特征是：与使用温度有关的熔化温度，与功率芯片的金属化、绝缘衬底和底板的兼容性，高机械强度，低弹性模量，高抗蠕变性和高抗疲劳性，高导热性，匹配的热膨胀系数（CTE），成本和环境影响。底板的主要作用是为绝缘基板提供机械支持。它还从绝缘基板上吸收热量并将其传递给冷却系统。高导热性和低CTE（与绝缘基板相匹配）是对底板的重要特性要求。广泛使用的底板材料是Cu，AlSiC，CuMoCu和CuW。导线键合的主要作用是在模块的功率半导体、导体线路和输入/输出终端之间进行电气连接。器件的顶面连接最常用的材料是铝线。对于额定功率较高的功率模块，重铝线键合或带状键合用于连接功率器件的顶面和陶瓷基板的金属化，这样可以降低电阻和增强热能力。封装剂的主要目的是保护半导体设备和电线组装的组件免受恶劣环境条件的影响，如潮湿、化学品和气体。此外，封装剂不仅在电线和元件之间提供电绝缘，以抵御电压水平的提高，而且还可以作为一种热传播媒介。在电源模块中作为封装剂使用的材料有硅凝胶、硅胶、聚腊烯、丙烯酸、聚氨酯和环氧树脂。塑料外壳（包括盖子）可以保护模块免受机械冲击和环境影响。因为即使电源芯片和电线被嵌入到封装材料中，它们仍然可能因处理不当而被打破或损坏。同时外壳还能机械地支撑端子，并在端子之间提供隔离距离。热固性烯烃（DAP）、热固性环氧树脂和含有玻璃填料的热塑性聚酯（PBT）是塑料外壳的最佳选择。传统电源模块的制造过程开始于使用回流炉在准备好的DBC基片上焊接电源芯片。然后，许多这些附有模具的DBC基板也使用回流焊工艺焊接到一个底板上。在同一块底板上，用胶水或螺丝钉把装有端子的塑料外壳连接起来。然后，正如前面所讨论的那样，通过使用铝线进行电线连接，实现电源芯片的顶部、DBC的金属化和端子之间的连接。最后，用分配器将封装材料沉积在元件的顶部，并在高温下固化。前面所描述的结构、材料和一系列工艺被认为是功率模块封装技术的标准，在目前的实践中仍被广泛使用。尽管对新型封装方法的需求一直在持续，但技术变革或采用是渐进的。这种对新技术的缓慢接受可以用以下原因来解释。首先，人们对与新技术的制造有关的可靠性和可重复性与新制造工艺的结合表示担忧，这需要时间来解决。因此，考虑到及时的市场供应，模块制造商选择继续使用成熟的、广为人知的传统功率模块封装技术。第二个原因是传统电源模块的成本效益。由于传统电源模块的制造基础设施与其他电子器件封装环境兼容，因此不需要与开发新材料和设备有关的额外成本，这就大大降低了工艺成本。尽管有这些理由坚持使用标准的封装方法，但随着半导体趋势从硅基器件向碳化硅基器件的转变，它正显示出局限性并面临着根本性的挑战。使用SiC器件的最重要的优势之一是能够在高开关频率下工作。在功率转换器中推动更高的频率背后的主要机制是最大限度地减少整个系统的尺寸，并通过更高的开关频率带来的显著的无源尺寸减少来提高功率密度。然而，由于与高开关频率相关的损耗，大功率电子设备中基于硅的器件的开关频率通常被限制在几千赫兹。图1.3中给出的一个例子显示，随着频率的增加，使用Si-IGBT的功率转换器的效率下降，在20kHz时已经下降到73%。另一方面，在相同的频率下，SiC MOSFET的效率保持高达92%。从这个例子中可以看出，硅基器件在高频运行中显示出局限性，而SiC元件能够在更高频率下运行时处理高能量水平。尽管SiC器件在开关性能上优于Si器件对应产品，但如果要充分利用其快速开关的优势，还需要考虑到一些特殊的因素。快速开关的瞬态效应会导致器件和封装内部的电磁寄生效应，这正成为SiC功率模块作为高性能开关应用的最大障碍。图1.3 Si和SiC转换器在全额定功率和不同开关频率下的效率图1.4给出了一个半桥功率模块的电路原理图，该模块由高低两侧的开关和二极管对组成，如图1.4所示，其中有一组最关键的寄生电感，即主开关回路杂散电感(Lswitch)、栅极回路电感(Lgate)和公共源电感(Lsource)。主开关回路杂散电感同时存在于外部电源电路和内部封装互连中，而外部杂散电感对开关性能的影响可以通过去耦电容来消除。主开关回路杂散电感(Lswitch)是由直流+总线、续流二极管、MOSFET(或IGBT)和直流总线终端之间的等效串联电感构成的。它负责电压过冲，在关断期间由于电流下降而对器件造成严重的压力，负反馈干扰充电和向栅极源放电的电流而造成较慢的di/dt的开关损失，杂散电感和半导体器件的输出电容的共振而造成开关波形的振荡增加，从而导致EMI发射增加。栅极环路电感(Lgate)由栅极电流路径形成，即从驱动板到器件的栅极接触垫，以及器件的源极到驱动板的连接。它通过造成栅极-源极电压积累的延迟而降低了可实现的最大开关频率。它还与器件的栅极-源极电容发生共振，导致栅极信号的震荡。结果就是当我们并联多个功率芯片模块时，如果每个栅极环路的寄生电感不相同或者对称，那么在开关瞬间将产生电流失衡。共源电感(Lsource)来自主开关回路和栅极回路电感之间的耦合。当打开和关闭功率器件时，di/dt和这个电感上的电压在栅极电路中作为额外的（通常是相反的）电压源，导致di/dt的斜率下降，扭曲了栅极信号，并限制了开关速度。此外，共源电感可能会导致错误的触发事件，这可能会通过在错误的时间打开器件而损坏器件。这些寄生电感的影响在快速开关SiC器件中变得更加严重。在SiC器件的开关瞬态过程中会产生非常高的漏极电流斜率di/dt，而前面讨论的寄生电感的电压尖峰和下降也明显大于Si器件的。寄生电感的这些不良影响导致了开关能量损失的增加和可达到的最大开关频率的降低。开关瞬态的问题不仅来自于电流斜率di/dt，也来自于电压斜率dv/dt。这个dv/dt导致位移电流通过封装的寄生电容，也就是芯片和冷却系统之间的电容。图1.5显示了半桥模块和散热器之间存在的寄生电容的简化图。这种不需要的电流会导致对变频器供电的电机的可靠性产生不利影响。例如，汽车应用中由放电加工(EDM)引起的电机轴承缺陷会产生很大的噪声电流。在传统的硅基器件中，由于dv/dt较低，约为3 kV/µs，因此流经寄生电容的电流通常忽略不记。然而，SiC器件的dv/dt比Si器件的dv/dt高一个数量级，最高可达50 kV/µs，使通过封装电容的电流不再可以忽略。对Si和SiC器件产生的电磁干扰(EMI)的比较研究表明，由于SiC器件的快速开关速度，传导和辐射的EMI随着SiC器件的使用而增加。除了通过封装进入冷却系统的电流外，电容寄也会减缓电压瞬变，在开关期间产生过电流尖峰，并通过与寄生电感形成谐振电路而增加EMI发射，这是我们不希望看到的。未来的功率模块封装应考虑到SiC封装中的寄生和高频瞬变所带来的所有复杂问题和挑战。解决这些问题的主要封装级需要做到以下几点。第一，主开关回路的电感需要通过新的互连技术来最小化，以取代冗长的线束，并通过优化布局设计，使功率器件接近。第二，由于制造上的不兼容性和安全问题，栅极驱动电路通常被组装在与功率模块分开的基板上。应通过将栅极驱动电路与功率模块尽可能地接近使栅极环路电感最小化。另外，在平行芯片的情况下，布局应该是对称的，以避免电流不平衡。第三，需要通过将栅极环路电流与主开关环路电流分开来避免共源电感带来的问题。这可以通过提供一个额外的引脚来实现，例如开尔文源连接。第四，应通过减少输出端和接地散热器的电容耦合来减轻寄生电容中流动的电流，比如避免交流电位的金属痕迹的几何重叠。图1.4半桥模块的电路原理图。三个主要的寄生电感表示为Lswitch、Lgate和Lsource。图1.5半桥模块的电路原理图。封装和散热器之间有寄生电容。尽管目前的功率器件具有优良的功率转换效率，但在运行的功率模块中，这些器件产生的热量是不可避免的。功率器件的开关和传导损失在器件周围以及从芯片到冷却剂的整个热路径上产生高度集中的热通量密度。这种热通量导致功率器件的性能下降，以及器件和封装的热诱导可靠性问题。在这个从Si基器件向SiC基器件过渡的时期，功率模块封装面临着前所未有的散热挑战。图1.6根据额定电压和热阻计算出所需的总芯片面积在相同的电压和电流等级下，SiC器件的尺寸可以比Si器件小得多，这为更紧凑的功率模块设计提供了机会。根据芯片的热阻表达式，芯片尺寸的缩小，例如芯片边缘的长度，会导致热阻的二次方增加。这意味着SiC功率器件的模块化封装需要特别注意散热和冷却。图1.6展示了计算出所需的总芯片面积减少，这与芯片到冷却剂的热阻减少有关。换句话说，随着芯片面积的减少，SiC器件所需的热阻需要提高。然而，即使结合最先进的冷却策略，如直接冷却的冷板与针状翅片结构，假设应用一个70kVA的逆变器，基于DBC和线束的标准功率模块封装的单位面积热阻值通常在0.3至0.4 Kcm2/W之间。为了满足研究中预测的未来功率模块的性能和成本目标，该值需要低于0.2 Kcm2/W，这只能通过创新方法实现，比如双面冷却法。同时，小的芯片面积也使其难以放置足够数量的线束，这不仅限制了电流处理能力，也限制了热电容。以前对标准功率模块封装的热改进大多集中在稳态热阻上，这可能不能很好地代表开关功率模块的瞬态热行为。由于预计SiC器件具有快速功率脉冲的极其集中的热通量密度，因此不仅需要降低热阻，还需要改善热容量，以尽量减少这些快速脉冲导致的峰值温度上升。在未来的功率模块封装中，应解决因采用SiC器件而产生的热挑战。以下是未来SiC封装在散热方面应考虑的一些要求。第一，为了降低热阻，需要减少或消除热路中的一些封装层；第二，散热也需要从芯片的顶部完成以使模块的热阻达到极低水平，这可能需要改变互连方法，比如采用更大面积的接头；第三，封装层接口处的先进材料将有助于降低封装的热阻。例如，用于芯片连接和热扩散器的材料可以分别用更高的导热性接头和碳基复合材料代替。第四，喷射撞击、喷雾和微通道等先进的冷却方法可以用来提高散热能力。SiC器件有可能被用于预期温度范围极广的航空航天应用中。例如用于月球或火星任务的电子器件需要分别在-180℃至125℃和-120℃至85℃的广泛环境温度循环中生存。由于这些空间探索中的大多数电子器件都是基于类似地球的环境进行封装的，因此它们被保存在暖箱中，以保持它们在极低温度下的运行。由于SiC器件正在评估这些条件，因此需要开发与这些恶劣环境兼容的封装技术，而无需使用暖箱。与低温有关的最大挑战之一是热循环引起的大的CTE失配对芯片连接界面造成的巨大压力。另外，在室温下具有柔性和顺应性的材料，如硅凝胶，在-180℃时可能变得僵硬，在封装内产生巨大的应力水平。因此，SiC封装在航空应用中的未来方向首先是开发和评估与芯片的CTE密切匹配的基材，以尽量减少应力。其次，另一个方向应该是开发在极低温度下保持可塑性的芯片连接材料。在最近的研究活动中，在-180℃-125℃的极端温度范围内，对分别作为基材和芯片附件的SiN和Indium焊料的性能进行了评估和表征。为进一步推动我国能源战略的实施，提高我国在新能源领域技术、装备的国际竞争力，实现高可靠性碳化硅 MOSFET 器件中试生产技术研究，研制出满足移动储能变流器应用的多芯片并联大功率MOSFET 器件。本研究将通过寄生参数提取、建模、仿真及测试方式研究 DBC 布局、多栅极电阻等方式对芯片寄生电感与均流特性的影响，进一步提高我国碳化硅器件封装及测试能力。2. SiC MOSFET功率模块设计技术2.1 模块设计技术介绍在MOSFET模块设计中引入软件仿真环节，利用三维电磁仿真软件、三维温度场仿真软件、三维应力场仿真软件、寄生参数提取软件和变流系统仿真软件，对MOSFET模块设计中关注的电磁场分布、热分布、应力分布、均流特性、开关特性、引线寄生参数对模块电特性影响等问题进行仿真，减小研发周期、降低设计研发成本，保证设计的产品具备优良性能。在仿真基础上，结合项目团队多年从事电力电子器件设计所积累的经验，解决高压大功率MOSFET模块设计中存在的多片MOSFET芯片和FRD芯片的匹配与均流、DBC版图的设计与芯片排布设计、电极结构设计、MOSFET模块结构设计等一系列难题，最终完成模块产品的设计。高压大功率MOSFET模块设计流程如下：图2.1高压大功率MOSFET模块设计流程在MOSFET模块设计中，需要综合考虑很多问题，例如：散热问题、均流问题、场耦合问题、MOSFET模块结构优化设计问题等等。MOSFET芯片体积小，热流密度可以达到100W/cm2~250W/cm2。同时，基于硅基的MOSFET芯片最高工作温度为175℃左右。据统计，由于高温导致的失效占电力电子芯片所有失效类型的50%以上。随电力电子器件设备集成度和环境集成度的逐渐增加，MOSFET模块的最高温升限值急剧下降。因此，MOSFET模块的三维温度场仿真技术是高效率高功率密度MOSFET模块设计开发的首要问题。模块散热能力与众多因素有关：MOSFET模块所用材料的物理和化学性质、MOSFET芯片的布局、贴片的质量、焊接的工艺水平等。如果贴片质量差，有效散热面积小，芯片与DBC之间的热阻大，在模块运行时易造成模块局部过热而损坏。另外，芯片的排布对热分布影响也很大。下图4.2是采用有限元软件对模块内部的温度场进行分析的结果：图2.2 MOSFET模块散热分布分析在完成结构设计和材料选取后，采用ANSYS软件的热分析模块ICEPAK，建立包括铜基板、DBC、MOSFET芯片、二极管芯片以及包括铝质键合引线在内的相对完整的数值模拟模型。模拟实际工作条件，施加相应的载荷，得到MOSFET的温度场分布，根据温度场分布再对MOSFET内部结构和材料进行调整，直至达到设计要求范围内的最优。2.2 材料数据库对一个完整的焊接式MOSFET模块而言，从上往下为一个 8层结构：绝缘盖板、密封胶、键合、半导体芯片层、焊接层 1、DBC、焊接层 2、金属底板。MOSFET模块所涉及的主要材料可分为以下几种类型：导体、绝缘体、半导体、有机物和无机物。MOSFET模块的电、热、机械等性能与材料本身的电导率、热导率、热膨胀系数、介电常数、机械强度等密切相关。材料的选型非常重要，为此有必要建立起常用的材料库。2.3 芯片的仿真模型库所涉及的MOSFET芯片有多种规格，包括：1700V 75A/100A/125A；2500V/50A；3300V/50A/62.5A；600V/100A；1200V/100A；4500V/42A；6500V/32A。为便于合理地进行芯片选型（确定芯片规格及其数量），精确分析多芯片并联时的均流性能，首先为上述芯片建立等效电路模型。在此基础上，针对实际电力电子系统中的滤波器、电缆和电机负载模型，搭建一个系统及的仿真平台，从而对整个系统的电气性能进行分析预估。2.4 MOSFET模块的热管理MOSFET模块是一个含不同材料的密集封装的多层结构，其热流密度达到100W/cm2--250W/cm2，模块能长期安全可靠运行的首要因素是良好的散热能力。散热能力与众多因素有关：MOSFET模块所用材料的物理和化学性质、MOSFET芯片的布局、贴片的质量、焊接的工艺水平等。如果贴片质量差，有效散热面积小，芯片与DBC之间的热阻大，在模块运行时易造成模块局部过热而损坏。芯片可靠散热的另一重要因素是键合的长度和位置。假设散热底板的温度分布均匀，而每个MOSFET芯片对底板的热阻有差异，导致在相同工况时，每个MOSFET芯片的结温不同。下图是采用有限元软件对模块内部的温度场进行分析的结果。图2.3MOSFET模块热分布在模块完成封装后，采用FLOTHERM软件的热分析模块，建立包括铜基板、DBC、MOSFET芯片、二极管芯片以及包括铝质键合引线在内的相对完整的数值模拟模型。模拟实际工作条件，施加相应的载荷，得到MOSFET的温度场分布的数值解，为MOSFET温度场分布的测试提供一定的依据。2.5. 芯片布局与杂散参数提取根据MOSFET模块不同的电压和电流等级，MOSFET模块所使用芯片的规格不同，芯片之间的连接方式也不同。因此，详细的布局设计放在项目实施阶段去完成。对中低压MOSFET模块和高压MOSFET模块，布局阶段考虑的因素会有所不同，具体体现在DBC与散热底板之间的绝缘、DBC上铜线迹之间的绝缘以及键合之间的绝缘等。2.6 芯片互联的杂散参数提取MOSFET芯片并联应用时的电流分配不均衡主要有两种：静态电流不均衡和动态电流不均衡。静态电流不均衡主要由器件的饱和压降VCE（sat）不一致所引起；而动态电流不均衡则是由于器件的开关时间不同步引起的。此外，栅极驱动、电路的布局以及并联模块的温度等因素也会影响开关时刻的动态均流。回路寄生电感特别是射极引线电感的不同将会使器件开关时刻不同步；驱动电路输出阻抗的不一致将引起充放电时间不同；驱动电路的回路引线电感可能引起寄生振荡；以及温度不平衡会影响到并联器件动态均流。2.7 模块设计专家知识库通过不同规格MOSFET模块的设计－生产－测试－改进设计等一系列过程，可以获得丰富的设计经验，并对其进行归纳总结，提出任意一种电压电流等级的MOSFET模块的设计思路，形成具有自主知识产权的高压大功率MOSFET模块的系统化设计知识库。3. SiCMOSFET封装工艺3.1 封装常见工艺MOSFET模块封装工艺主要包括焊接工艺、键合工艺、外壳安装工艺、灌封工艺及测试等。3.1.1 焊接工艺焊接工艺在特定的环境下，使用焊料，通过加热和加压，使芯片与DBC基板、DBC基板与底板、DBC基板与电极达到结合的方法。目前国际上采用的是真空焊接技术，保证了芯片焊接的低空洞率。焊接要求焊接面沾润好，空洞率小，焊层均匀，焊接牢固。通常情况下．影响焊接质量的最主要因素是焊接“空洞”，产生焊接空洞的原因，一是焊接过程中，铅锡焊膏中助焊剂因升温蒸发或铅锡焊片熔化过程中包裹的气泡所造成的焊接空洞，真空环境可使空洞内部和焊接面外部形成高压差，压差能够克服焊料粘度，释放空洞。二是焊接面的不良加湿所造成的焊接空洞，一般情况下是由于被焊接面有轻微的氧化造成的，这包括了由于材料保管的不当造成的部件氧化和焊接过程中高温造成的氧化，即使真空技术也不能完全消除其影响。在焊接过程中适量的加人氨气或富含氢气的助焊气体可有效地去除氧化层，使被焊接面有良好的浸润性．加湿良好。“真空+气体保护”焊接工艺就是基于上述原理研究出来的，经过多年的研究改进，已成为高功率，大电流，多芯片的功率模块封装的最佳焊接工艺。虽然干式焊接工艺的焊接质量较高，但其对工艺条件的要求也较高，例如工艺设备条件，工艺环境的洁净程度，工艺气体的纯度．芯片，DBC基片等焊接表面的应无沾污和氧化情况．焊接过程中的压力大小及均匀性等。要根据实际需要和现场条件来选择合适的焊接工艺。3.1.2 键合工艺引线键合是当前最重要的微电子封装技术之一，目前90％以上的芯片均采用这种技术进行封装。超声键合原理是在超声能控制下，将芯片金属镀层和焊线表面的原子激活，同时产生塑性变形，芯片的金属镀层与焊线表面达到原子间的引力范围而形成焊接点，使得焊线与芯片金属镀层表面紧密接触。按照原理的不同，引线键合可以分为热压键合、超声键合和热压超声键合3种方式。根据键合点形状，又可分为球形键合和楔形键合。在功率器件及模块中，最常见的功率互连方法是引线键合法，大功率MOSFET模块采用了超声引线键合法对MOSFET芯片及FRD芯片进行互连。由于需要承载大电流，故采用楔形劈刀将粗铝线键合到芯片表面或DBC铜层表面，这种方法也称超声楔键合。外壳安装工艺：功率模块的封装外壳是根据其所用的不同材料和品种结构形式来研发的，常用散热性好的金属封装外壳、塑料封装外壳，按最终产品的电性能、热性能、应用场合、成本，设计选定其总体布局、封装形式、结构尺寸、材料及生产工艺。功率模块内部结构设计、布局与布线、热设计、分布电感量的控制、装配模具、可靠性试验工程、质量保证体系等的彼此和谐发展，促进封装技术更好地满足功率半导体器件的模块化和系统集成化的需求。外壳安装是通过特定的工艺过程完成外壳、顶盖与底板结构的固定连接，形成密闭空间。作用是提供模块机械支撑，保护模块内部组件，防止灌封材料外溢，保证绝缘能力。外壳、顶盖要求机械强度和绝缘强度高，耐高温，不易变形，防潮湿、防腐蚀等。3.1.3 灌封工艺灌封工艺用特定的灌封材料填充模块，将模块内组件与外部环境进行隔离保护。其作用是避免模块内部组件直接暴露于环境中，提高组件间的绝缘，提升抗冲击、振动能力。灌封材料要求化学特性稳定，无腐蚀，具有绝缘和散热能力，膨胀系数和收缩率小，粘度低，流动性好，灌封时容易达到模块内的各个缝隙，可将模块内部元件严密地封装起来，固化后能吸收震动和抗冲击。3.1.4 模块测试MOSFET模块测试包括过程测试及产品测试。其中过程测试通过平面度测试仪、推拉力测试仪、硬度测试仪、X射线测试仪、超声波扫描测试仪等，对产品的入厂和过程质量进行控制。产品测试通过平面度测试仪、动静态测试仪、绝缘/局部放电测试仪、高温阻断试验、栅极偏置试验、高低温循环试验、湿热试验，栅极电荷试验等进行例行和型式试验，确保模块的高可靠性。3.2 封装要求本项目的SiC MOSFET功率模块封装材料要求如下：（1）焊料选用需要可靠性要求和热阻要求。（2）外壳采用PBT材料，端子裸露部分表面镀镍或镀金。（3）内引线采用超声压接或铝丝键合（具体视装配图设计而定），功率芯片采用铝线键合。（4）灌封料满足可靠性要求，Tg150℃，能满足高低温存贮和温度循环等试验要求。（5）底板采用铜材料。（6）陶瓷覆铜板采用Si3N4材质。（7）镀层要求：需保证温度循环、盐雾、高压蒸煮等试验后满足外观要求。3.3 封装流程本模块采用既有模块进行封装，不对DBC结构进行调整。模块封装工艺流程如下图3.1所示。图3.1模块封装工艺流程（1）芯片CP测试：对芯片进行ICES、BVCES、IGES、VGETH等静态参数进行测试，将失效的芯片筛选出来，避免因芯片原因造成的封装浪费。（2）划片&划片清洗：将整片晶圆按芯片大小分割成单一的芯片，划片后可从晶圆上将芯片取下进行封装；划片后对金属颗粒进行清洗，保证芯片表面无污染，便于后续工艺操作。（3）丝网印刷：将焊接用的焊锡膏按照设计的图形涂敷在DBC基板上，使用丝网印刷机完成，通过工装钢网控制锡膏涂敷的图形。锡膏图形设计要充分考虑焊层厚度、焊接面积、焊接效果，经过验证后最终确定合适的图形。（4）芯片焊接：该步骤主要是完成芯片与 DBC 基板的焊接，采用相应的焊接工装，实现芯片、焊料和 DBC 基板的装配。使用真空焊接炉，采用真空焊接工艺，严格控制焊接炉的炉温、焊接气体环境、焊接时间、升降温速度等工艺技术参数，专用焊接工装完成焊接工艺，实现芯片、DBC 基板的无空洞焊接，要求芯片的焊接空洞率和焊接倾角在工艺标准内，芯片周围无焊球或堆焊，焊接质量稳定，一致性好。（5）助焊剂清洗：通过超声波清洗去除掉助焊剂。焊锡膏中一般加入助焊剂成分，在焊接过程中挥发并残留在焊层周围，因助焊剂表现为酸性，长期使用对焊层具有腐蚀性，影响焊接可靠性，因此需要将其清洗干净，保证产品焊接汉城自动气相清洗机采用全自动浸入式喷淋和汽相清洗相结合的方式进行子单元键合前清洗，去除芯片、DBC 表面的尘埃粒子、金属粒子、油渍、氧化物等有害杂质和污染物，保证子单元表面清洁。（6） X-RAY检测：芯片的焊接质量作为产品工艺控制的主要环节，直接影响着芯片的散热能力、功率损耗的大小以及键合的合格率。因此，使用 X-RAY 检测机对芯片焊接质量进行检查，通过调整产生 X 射线的电压值和电流值，对不同的焊接产品进行检查。要求 X 光检查后的芯片焊接空洞率工艺要求范围内。（7）芯片键合：通过键合铝线工艺，完成 DBC 和芯片的电气连接。使用铝线键合机完成芯片与 DBC 基板对应敷铜层之间的连接，从而实现芯片之间的并联和反并联。要求该工序结合芯片的厚度参数和表面金属层参数，通过调整键合压力，键合功率，键合时间等参数，并根据产品的绝缘要求和通流大小，设置合适的键合线弧高和间距，打线数量满足通流要求，保证子单元的键合质量。要求键合工艺参数设定合理、铝线键合质量牢固，键合弧度满足绝缘要求、键合点无脱落，满足键合铝线推拉力测试标准。（8）模块焊接：该工序实现子单元与电极、底板的二次焊接。首先进行子单元与电极、底板的焊接装配，使用真空焊接炉实现焊接，焊接过程中要求要求精确控制焊接设备的温度、真空度、气体浓度。焊接完成后要求子单元 DBC 基板和芯片无损伤、无焊料堆焊、电极焊脚之间无连焊虚焊、键合线无脱落或断裂等现象。（9）超声波检测：该工序通过超声波设备对模块 DBC 基板与底板之间的焊接质量进行检查，模块扫描后要求芯片、DBC 无损伤，焊接空洞率低于 5%。（10）外壳安装：使用涂胶设备进行模块外壳的涂胶，保证模块安装后的密封性，完成模块外壳的安装和紧固。安装后要求外壳安装方向正确，外壳与底板粘连处在灌封时不会出现硅凝胶渗漏现象。（11）端子键合&端子超声焊接：该工序通过键合铝线工艺，实现子单元与电极端子的电气连接，形成模块整体的电气拓扑结构；可以通过超声波焊接实现子单元与电极端子的连接，超声波焊接是利用高频振动波传递到两个需焊接的物体表面，在加压的情况下，使两个物体表面相互摩擦而形成分子层之间的熔合。超声波焊接具有高机械强度，较低的热应力、焊接质量高等优点，使得焊接具有更好的可靠性，在功率模块产品中应用越来越广泛。（12）硅凝胶灌封&固化：使用自动注胶机进行硅凝胶的灌封，实现模块的绝缘耐压能力。胶体填充到指定位置，完成硅凝胶的固化。要求胶体固化充分，胶体配比准确，胶体内不含气泡、无分层或断裂纹。4. 极端条件下的可靠性测试4.1 单脉冲雪崩能量试验目的：考察的是器件在使用过程中被关断时承受负载电感能量的能力。试验原理：器件在使用时经常连接的负载是感性的，或者电路中不可避免的也会存在寄生电感。当器件关断时，电路中电流会突然下降，变化的电流会在感性负载上产生一个应变电压，这部分电压会叠加电源电压一起加载在器件上，使器件在瞬间承受一个陡增的电压，这个过程伴随着电流的下降。图4.1 a）的雪崩能量测试电路就是测试这种工况的，被测器件上的电流电压变化情况如图4.1 b）。图4.1 a)雪崩能量测试电路图；b)雪崩能量被测器件的电流电压特性示意图这个过程中，电感上储存的能量瞬时全部转移到器件上，可知电流刚开始下降时，电感储存的能量为1/2*ID2*L，所以器件承受的雪崩能量也就是电感包含的所有能量，为1/2*ID2*L。试验目标：在正向电流ID = 20A下，器件单脉冲雪崩能量EAS1J试验步骤：将器件放入测试台，给器件施加导通电流为20A。设置测试台电感参数使其不断增加，直至器件的单脉冲雪崩能量超过1J。通过/失效标准：可靠性试验完成后，按照下表所列的顺序测试（有些测试会对后续测试有影响），符合下表要求的可认为通过。测试项目通过条件IGSS USLIDSS or IDSX USLVGS(off) or VGS(th)LSL USLVDS(on) USLrDS(on) USL (仅针对MOSFET)USL: upper specification limit, 最高上限值LSL: lower specification limit, 最低下限值4.2 抗短路能力试验目的：把样品暴露在空气干燥的恒温环境中，突然使器件通过大电流，观测元器件在大电流大电压下于给定时间长度内承受大电流的能力。试验原理：当器件工作于实际高压电路中时，电路会出现误导通现象，导致在短时间内有高于额定电流数倍的电流通过器件，器件承受这种大电流的能力称为器件的抗短路能力。为了保护整个系统不受误导通情况的损坏，系统中会设置保护电路，在出现短路情况时迅速切断电路。但是保护电路的反应需要一定的时长，需要器件能够在该段时间内不发生损坏，因此器件的抗短路能力对整个系统的可靠性尤为重要。器件的抗短路能力测试有三种方式，分别对应的是器件在不同的初始条件下因为电路突发短路（比如负载失效）而接受大电流大电压时的反应。抗短路测试方式一，也称为“硬短路”，是指IGBT从关断状态（栅压为负）直接开启进入到抗短路测试中；抗短路测试方式二，是指器件在已经导通有正常电流通过的状态下（此时栅压为正，漏源电压为正但较低），进入到抗短路测试中；抗短路测试方式三是指器件处于栅电压已经开启但漏源电压为负（与器件反并联的二极管处于续流状态，所以此时器件的漏源电压由于续流二极管的钳位在-0.7eV左右，，栅压为正），进入到抗短路测试中。可知，器件的抗短路测试都是对应于器件因为电路的突发短路而要承受电路中的大电流和大电压，只是因为器件的初始状态不同而会有不同的反应。抗短路测试方法一电路如图4.2，将器件直接加载在电源两端，器件初始状态为关断，此时器件承受耐压。当给器件栅电极施加一个脉冲，器件开启，从耐压状态直接开始承受一个大电流及大电压，考量器件的“硬”耐短路能力。图4.2 抗短路测试方法一的测试电路图抗短路测试方法二及三的测试电路图如图4.2，图中L_load为实际电路中的负载电感，L_par为电路寄生电感，L_sc为开关S1配套的寄生电感。当进行第二种抗短路方法测试时，将L_load下端连接到上母线（Vdc正极），这样就使L_sc支路与L_load支路并联。初态时，S1断开，DUT开通，电流从L_load和DUT器件上通过，开始测试时，S1闭合，L_load瞬时被短路，电流沿着L_sc和DUT路线中流动，此时电流通路中仅包含L_sc和L_par杂散电感，因此会有大电流会通过DUT，考察DUT在导通状态时承受大电流的能力。当进行第三种抗短路方法测试时，维持图4.2结构不变，先开通IGBT2并保持DUT关断，此时电流从Vdc+沿着IGBT2、L_load、Vdc-回路流通，接着关断IGBT2，那么D1会自动给L_load续流，在此状态下开启DUT栅压，DUT器件处于栅压开启，但漏源电压被截止状态，然后再闭合S1，大电流会通过L_sc支路涌向DUT。在此电路中IGBT2支路的存在主要是给D1提供续流的电流。图4.3 抗短路测试方法二和方法三的测试电路图1） 抗短路测试方法一：图4.2中Vdc及C1大电容提供持续稳定的大电压，给测试器件DUT栅极施加一定时间长度的脉冲，在被试器件被开启的时间内，器件开通期间处于短路状态，且承受了较高的耐压。器件在不损坏的情况下能够承受的最长开启时间定义为器件的短路时长（Tsc），Tsc越大，抗短路能力越强。在整个短路时长器件，器件所承受的能量，为器件的短路能量（Esc）。器件的抗短路测试考察了器件瞬时同时承受高压、高电流的能力，也是一种器件的复合应力测试方式。图4.2测试电路中的Vdc=600V，C1、C2、C3根据器件的抗短路性能能力决定，C1的要求是维持Vdc的稳定，C1的要求是测试过程中释放给被测器件的电能不能使C1两端的电压下降过大（5%之内可接受）。C2，C3主要用于给器件提供高频、中频电流，不要求储存能量过大。对C2、C3的要求是能够降低被测器件开通关断时造成的漏源电压振幅即可。图4.4 抗短路能力测试方法一的测试结果波形图4.4给出了某款SiC平面MOSFET在290K下，逐渐增大栅极脉冲宽度（PW）的抗短路能力测试结果。首先需要注意的是在测试过程中，每测量一个脉冲宽度的短路波形，需要间隔足够长的时间，以消除前一次短路测试带来的器件温度上升对后一次测试的器件初始温度的影响，保证每次测试初始温度的准确。从图中可以看出，Id峰值出现在1 μs和2 μs之间，随着开通时间的增加，Id呈现出先增加后减小的时间变化趋势。Id的上升阶段，是因为器件开启时有大电流经过器件，在高压的共同作用下，器件温度迅速上升，因为此时MOSFET的沟道电阻是一个负温度系数，所以MOSFET沟道电阻减小，Id则上升，在该过程中电流上升的速度由漏极电压、寄生电感以及栅漏电容的充电速度所决定；随着大电流的持续作用，器件整体温度进一步上升，器件此时的导通电阻变成正温度系数，器件的整体电阻将随温度增加逐渐增大，这时器件Id将逐渐减小。所以，整个抗短路能力测试期间，Id先增加后下降。此外，测试发现，当脉冲宽度增加到一定程度，Id在关断下降沿出现拖尾，即器件关断后漏极电流仍需要一定的时间才能恢复到0A。在研究中发现当Id拖尾到达约12A左右之后，进一步增大脉冲宽度，器件将损坏，并伴随器件封装爆裂。所以针对这款器件的抗短路测试，定义Tsc为器件关断时漏极电流下降沿拖尾到达10A时的脉冲时间长度。Tsc越长，代表器件的抗短路能力越强。测试发现，低温有助于器件抗短路能力的提升，原因是因为，低的初始温度意味着需要更多的时间才能使器件达到Id峰值。仿真发现，器件抗短路测试失效模式主要有两种：1、器件承受高压大电流的过程中，局部高温引起漏电流增加，触发了器件内部寄生BJT闩锁效应，栅极失去对沟道电流的控制能力，器件内部电流局部集中发生热失效，此时的表现主要是器件的Id电流突然上升，器件失效；2、器件温度缓慢上升时，导致器件内部材料性能恶化，比如栅极电极或者SiO2/Si界面处性能失效，主要表现为器件测试过程中Vgs陡降，此时，器件的Vds若未发生进一步损坏仍能承受耐压，只是器件Vgs耐压能力丧失。上述两种失效模式都是由于温度上升引起，所以要提升器件的抗短路能力就是要控制器件内部温度上升。仿真发现导通时最高温区域主要集中于高电流密度区域（沟道部分）及高电场区域（栅氧底部漂移区）。因此，要提升器件的抗短路能力，要着重从器件的沟道及栅氧下方漂移区的优化入手，降低电场峰值及电流密度，此外改善栅氧的质量将起到决定性的作用。2） 抗短路测试方法二：图4.5 抗短路能力测试方法二的测试结果波形如图4.5，抗短路测试方法二的测试过程中DUT器件会经历三个阶段：（1）漏源电压Vds低，Id电流上升：当负载被短路时，大电流涌向DUT器件，此时电路中仅包含L_sc和L_par杂散电感，DUT漏源电压较低，Vdc电压主要分布在杂散电感上，所以Id电流以di/dt=Vdc/（L_sc+L_par）的斜率开始上升。随着Id增加，因为DUT器件的漏源之间的寄生电容Cgd，会带动栅压上升，此时更加促进Id电流的增加，形成一个正循环，Id急剧上升。（2）Id上升变缓然后开始降低，漏源电压Vds上升：Id上升过程中，Vds漏源电压开始增加，导致Vdc分压到杂散电感上的电压降低，导致电流上升率di/dt减小，Id上升变缓，当越过Id峰值后，Id开始下降，-di/dt使杂散电感产生一个感应电压叠加在Vds上导致Vds出现一个峰值。Vds峰值在Id峰值之后。（3）Id、Vds下降并恢复：Id，Vds均下降恢复到抗短路测试一的高压高电流应力状态。综上所述，抗短路测试方法一的条件比方法一的更为严厉和苛刻。3） 抗短路测试方法三：图4.6 抗短路能力测试方法二的测试结果波形如图4.6，抗短路测试方法三的波形与方法二的波形几乎一致，仅仅是在Vds电压上升初期有一个小的电压峰（如图4.6中红圈），这是与器件发生抗短路时的初始状态相关的。因为方法三中器件初始状态出于栅压开启，Vds为反偏的状态，所以器件内部载流子是耗尽的。此时若器件Vds转为正向开通则必然发生一个载流子充入的过程，引发一个小小的电压峰，这个电压峰值是远小于后面的短路电压峰值的。除此以外，器件的后续状态与抗短路测试方法二的一致。一般来说，在电机驱动应用中，开关管的占空比一般比续流二极管高，所以是二极管续流结束后才会开启开关管的栅压，这种情况下，只需要考虑仅开关管开通时的抗短路模式，则第二种抗短路模式的可能性更大。然而，当一辆机车从山上开车下来，电动机被用作发电机，能量从车送到电网。续流二极管的占空比比开关管会更高一点，这种操作模式下，如果负载在二极管续流且开关管栅压开启时发生短路，则会进行抗短路测试模式三的情况。改进抗短路失效模式二及三的方法，是通过给开关器件增加一个栅极前钳位电路，在Id上升通过Cgd带动栅极电位上升时，钳位电路钳住栅极电压，就不会使器件的Id上升陷入正反馈而避免电流的进一步上升。试验目标：常温下，令Vdc=600V，通过控制Vgs控制SiC MOSFET的开通时间，从2μs开通时间开始以1μs为间隔不断增加器件的开通时间，直至器件损坏，测试过程中保留测试曲线。需要注意的是，在测试过程中，每测量一个脉冲宽度的短路波形，需要间隔足够长的时间，以消除前一次短路测试带来的器件温度上升对后一次测试的器件初始温度的影响，保证每次测试初始温度的准确。试验步骤：搭建抗短路能力测试电路。将器件安装与测试电路中，保持栅压为0。通过驱动电路设置器件的开通时间，给器件一个t0=2μs时间的栅源脉冲电压，使器件开通t0时间，观察器件上的电流电压曲线，判断器件是否能够承受2μs的短路开通并不损坏；如未损坏，等待足够长时间以确保器件降温至常温状态，设置驱动电路使器件栅源电压单脉冲时间增加1us，再次开通，观察器件是否能够承受3μs的短路开通并不损坏。循环反复直至器件发生损坏。试验标准：器件被打坏前最后一次脉冲时间长度即为器件的短路时长Tsc。整个短路时长期间，器件所承受的能量为器件的短路能量Esc。4.3 浪涌试验目的：把样品暴露在空气干燥的恒温环境中，对器件施加半正弦正向高电流脉冲，使器件在瞬间发生损坏，观测元器件在高电流密度下的耐受能力。试验原理：下面以SiC二极管为例，给出了器件承受浪涌电流测试时的器件内部机理。器件在浪涌应力下的瞬态功率由流过器件的电流和器件两端的电压降的乘积所决定，电流和压降越高，器件功率耗散就越高。已知浪涌应力对器件施加的电流信号是固定的，因此导通压降越小的器件瞬态功率越低，器件承受浪涌的能力越强。当器件处于浪涌电流应力下，电压降主要由器件内部寄生的串联电阻承担，因此我们可以通过降低器件在施加浪涌电流瞬间的导通电阻，减小器件功率、提升抗浪涌能力。a）给出了4H-SiC二极管实际浪涌电流测试的曲线，图4.7 a）曲线中显示器件的导通电压随着浪涌电流的上升和下降呈现出“回滞”的现象。图4.7 a）二极管浪涌电流的实测曲线； b）浪涌时温度仿真曲线浪涌过程中，器件的瞬态 I-V 曲线在回扫过程中出现了电压回滞，且浪涌电流越高，器件在电流下降和上升过程中的压降差越大，该电压回滞越明显。当浪涌电流增加到某一临界值时，I-V 曲线在最高压降处出现了一个尖峰，曲线斜率突变，器件发生了失效和损坏。器件失效后，瞬态 I-V 曲线在最高电流处出现突然增加的毛刺现象，电压回滞也减小。引起SiC JBS二极管瞬态 I-V 曲线回滞的原因是，在施加浪涌电流的过程中，SiC JBS 二极管的瞬态功率增加，但散热能力有限，所以浪涌过程中器件结温增加，SiC JBS 二极管压降也发生了变化，产生了回滞现象。在每次对器件施加浪涌电流过程中，随着电流的增加，器件的肖特基界面的结温会增加，当电流降低接近于0时结温才逐渐回落。在浪涌电流导通的过程中，结温是在积累的。由于电流上升和下降过程中的结温的差异，导致了器件在电流下降过程的导通电阻高于电流在上升过程中导通电阻。这使得电流下降过程 I-V 曲线压降更大，从而产生了在瞬态 I-V 特性曲线电压回滞现象。浪涌电流越高，器件的肖特基界面处的结温越高，因此导通电阻就越大，而回滞现象也就越明显。为了分析器件在 40 A 以上浪涌电流下的瞬态 I-V 特性变化剧烈的原因，使用仿真软件模拟了肖特基界面处温度随电流大小的变化曲线，如图4.7 b)所示，在 40 A 以上浪涌电流下，结温随浪涌电流变化非常剧烈。器件在 40 A 浪涌电流下，最高结温只有 358 K。但是当浪涌电流增加到60 A 时，最高结温已达1119 K，这个温度足以对器件破坏表面的肖特基金属，引起器件失效。图4.7 b)中还可以得出，浪涌电流越高，结温升高的变化程度就越大，56 A 和 60 A 浪涌电流仅相差 4 A，最高结温就相差 543 K，最高结温的升高速度远比浪涌电流的增加速度快。结温的快速升高导致了器件的导通电阻迅速增大，正向压降快速增加。因此，电流上升和下降过程中，器件的导通压降会更快速地升高和下降，使曲线斜率发生了突变。器件结温随着浪涌电流的增大而急剧增大，是因为它们之间围绕着器件导通电阻形成了正反馈。在浪涌过程中，随着浪涌电流的升高，二极管的功率增加，产生的焦耳热增加，导致了结温上升；另一方面，结温上升，导致器件的导通电阻增大，压降进一步升高。导通电压升高，导致功率进一步增加，使得结温进一步升高。因此器件的结温和电压形成了正反馈，致使结温和压降的增加速度远比浪涌电流的增加速度快。当浪涌电流增加到某一临界值时，触发这个正反馈，器件就会发生失效和损坏。长时间的重复浪涌电流会在外延层中引起堆垛层错生长，浪涌电流导致的自热效应会引起顶层金属熔融，使得电极和芯片之间短路，还会导致导通压降退化和峰值电流退化，并破坏器件的反向阻断能力。金属Al失效是大多数情况下浪涌失效的主要原因，应该使用鲁棒性更高的材料替代金属Al，以改善SiC器件的高温特性。目前MOS器件中，都没有给出浪涌电流的指标。而二极管、晶闸管器件中有这项指标。如果需要了解本项目研发的MOSFET器件的浪涌能力，也可以搭建电路实现。但是存在的问题是，MOS器件的导通压降跟它被施加的栅压是相关的，栅压越大，导通电阻越低，耐浪涌能力越强。如何确定浪涌测试时应该给MOSFET施加的栅压，是一个需要仔细探讨的问题。试验目标：我们已知浪涌耐受能力与器件的导通压降有关，但目前无法得到明确的定量关系。考虑到目标器件也没有这类指标的参考，建议测试时，在给定栅压下（必须确保器件能导通），对器件从低到高依次施加脉冲宽度为10ms或8.3ms半正弦电流波，直到器件发生损坏。试验步骤：器件安装在测试台上后，器件栅极在给定栅压下保持开启状态。通过测试台将导通电流设置成10ms或8.3ms半正弦电流波，施加在器件漏源极间。逐次增加正弦波的上限值，直至器件被打坏。试验标准：器件被打坏前的最后一次通过的浪涌值即为本器件在特定栅压下的浪涌指标值。以上内容给出了本项目研发器件在复合应力及极端条件下的可靠性测试方法，通过这些方法都是来自于以往国际工程经验和鉴定意见，可以对被测器件的可靠性有一个恰当的评估。但是，上述方法都是对测试条件和测试原理的阐述，如何通过测试结果来评估器件的使用寿命，并搭建可靠性测试条件与可靠性寿命之间的桥梁，就得通过可靠性寿命评估模型来实现。

p style=" text-indent:2em" 8月4日，国务院印发了《新时期促进集成电路产业和软件产业高质量发展的若干政策》。《若干政策》表现出国务院对半导体产业的密切关注和重视。集成电路主要由设计、制造以及封测三大板块组成。2017年，中国集成电路这三块的营收占比分别为38.3%、26.8%、34.9%。相比世界IC产业三业合理占比3:4:3,我国封测行业占比偏高，表明我国封测产业相对先进。 /p p style=" text-indent:2em" 未来随着物联网、智能终端等新兴领域的迅猛发展，先进封装产品的市场需求将会获得明显增强。据统计，我国封测产业规模从2004年的282.60亿元快速增长至2018年的2193.90亿元。2019年，我国封装测试行业市场规模将近2500亿元，预计2020年将超过2800亿元。随着半导体行业进入成熟期，我国晶圆厂的建设迎来高峰，将带动下游封测市场的发展。为规范半导体的封装测试，我国出台了大量的相关标准。 /p h3 一、封装材料标准 /h3 p style=" text-indent:2em" 绝大多数封装采用塑料封装，原材料主要是树脂，其他还会用到金属引线和金属引脚。高端的封装如陶瓷封装，原材料主要是陶瓷，包括基板和管壳，内部也会有金属引线和填充物。对于半导体封装材料，我国制定了相应的国家标准对其进行测定。 /p p img style=" max-width:100% max-height:100% " src=" https://img1.17img.cn/17img/images/202008/uepic/7fccdbc5-a8f9-4615-9dab-084fc3927b6d.jpg" title=" 表1.png" alt=" 表1.png" / /p p br/ /p h3 二、封装外形标准 /h3 p style=" text-indent:2em" 半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进，对于半导体封装的机械外形，我国也有相应的标准规范。 /p p img style=" max-width:100% max-height:100% " src=" https://img1.17img.cn/17img/images/202008/uepic/39c737df-076d-484b-846d-bfd9c29c5588.jpg" title=" 表2.png" alt=" 表2.png" / /p h3 三、封装后性能测试标准 /h3 p style=" text-indent:2em" 封装结束后，还需要对半导体器件的各方面性能进行测试。为了规范半导体的封装后的测试，我国推出了一系列的相关标准。如下表所示 /p p img style=" max-width:100% max-height:100% " src=" https://img1.17img.cn/17img/images/202008/uepic/4f6a6b6d-8588-4798-b9e5-9e2fcfd00f21.jpg" title=" 表3.png" alt=" 表3.png" / /p h3 四、其他封装测试相关标准等 /h3 p style=" text-indent:2em" 此外，为了方便半导体集成电路封装相关的生产、科研、教学和贸易等，对于封装测试中的各种名称术语，甚至厂房建设等也都有相关联的标准， /p p img style=" max-width:100% max-height:100% " src=" https://img1.17img.cn/17img/images/202008/uepic/d026d0c2-0bbb-4a11-9e8b-30bbb832401c.jpg" title=" 表4.png" alt=" 表4.png" / /p p style=" text-indent: 2em " 相关国家标准的发布实施，对半导体封装行业有重要的引导作用，规范了相关行业，也提升了我国封测行业的竞争力。 /p

等离子清洗机提升太阳能光伏板封装可靠性2017年，习近平总书记在党的十九大报告中提出，必须树立和践行“绿水青山就是金山银山”的理念，站在人与自然和谐共生的高度谋发展。生态环境是人类生存发展的根基，通过清洁能源的开发使用，才能做好保护生态环境，走好绿色发展之路。一、清洁能源之太阳能光伏一般情况，太阳能光伏板的使用环境较为苛刻，而国家规定光伏电站的设计使用寿命是25年，因此太阳能光伏组件封装的可靠性就显得尤为重要。光伏产业流程中，哪些环节会影响最终的封装效果呢？ 二、光伏产业流程 显而易见，中游太阳能光伏板制程中，背板可靠性、压层件工艺、整体光伏组件封装工艺等，均是影响太阳能光伏板封装可靠性的重要因素。下面我们来了解，如何使用等离子技术，提高太阳能光伏组件封装可靠性！三、等离子提升太阳能光伏板封装可靠性太阳能光伏板在生产过程中，存在大量涂覆、复合、粘接、热压等工艺，使用等离子技术活化后，可以有效提高材料表面的润湿性，从而提升整体封装效果。01 等离子提升光伏背板可靠性太阳能背板需具备优越的耐候性、高绝缘性以及低水透性能。含氟材料的耐候性、斥水赤油性能，能很好的满足这一要求，但斥水斥油性不利于与基材复合，因此在与基材（PET）涂覆/复合前，使用等离子清洗，可有效提高含氟材料与基材涂覆/复合的可靠性。02 等离子提升光伏压层件工艺可靠性 压层件工艺中，使用等离子清洗机对光伏玻璃表面和底板上的氟膜进行表面处理，能更好的与EVA结合，提高压层件各组件的结合强度。03 等离子提升“组件”工艺可靠性压层件完成后，加上边框、密封胶、接线盒，就完成了我们的主体“太阳能光伏板”的制作。在这一环节，使用等离子清洗机对边框进行处理，从理论上讲，对密封效果也会有一定程度的提升。后续加上逆变器、汇流箱、支架、蓄电池等，一个整体的光伏系统就可以完成啦。

近日，厦门云天半导体董事长于大全出席了第十三届纳博会。展会现场，仪器信息网就先进封装技术的发展现状、技术优势、材料设备的国产化现状等话题采访了于大全教授。于大全教授表示，与传统的以打线为代表的BGA等封装和框架类等封装方式相比，先进封装可以提供更高的I/O密度和更薄更小的集成方案......更多精彩观点点击查看视频：以下是对厦门云天半导体董事长于大全的现场采访视频：2022年3月1-3日，由科技部、中国科学院指导，中国微米纳米技术学会、中国国际科学技术合作协会、国家第三代半导体技术创新中心（苏州）主办，苏州纳米科技发展有限公司承办的第十三届中国国际纳米技术产业博览会（CHInano 2023）在苏州国际博览中心举行。本届纳博会为期3天，聚焦第三代半导体、微纳制造、纳米新材料、纳米大健康等热门领域，开设1场大会主报告、11场专业论坛、344场行业报告、22000平米展览、2场创新创业大赛，包括19位院士在内的300余位顶级专家、行业精英齐聚一堂，新技术、新产品、新成果集中亮相，为大家奉上一场干货满满、精彩纷呈的科技盛会，推出专业论坛、创新赛事、沉浸式游学等系列活动，全方位释放大会红利，推动产业生态建设，共绘美好发展蓝图。回望过去，寄语未来。展会现场，仪器信息网采访了15位专家、厂商代表，分别谈了各自的与会感受以及他们眼中中国半导体、MEMS、OLED、半导体设备、科学仪器、微流控、封装技术等产业的发展现状和前景展望。

扫描电镜（SEM）在现代科学研究以及工业生产的应用十分广泛，其对于样品的要求往往是固体样品。但是随着科学研究的深入发展以及工业产品的丰富，往往需要对液体样品进行观察，但是扫描电镜需要在真空状态下工作，所以在液体会在真空状态下挥发，并且污染电镜腔体，产生设备损坏。针对以上情况，市场上有厂家研发了大气压扫描电镜电镜，即可以在大气压下观察样品，但是由于气体对于电子束的强烈的散射作用，使得电子束发生偏转，大幅降低了电镜的分辨率，从而影响了其应用的范围。第二种解决方案是利用环境扫描模式，实际上就是可以把样品室的真空度变为很高的气压值，使得低于气体的蒸汽压，从而对含水样品进行观测，但是此种模式的缺点是由于样品仓真空度较低，使得样品室容易被污染，进而影响电镜灯丝的寿命以及拍摄效果。因此人们采用液体封装的技术来解决液体样品观察的技术难题，其本质的设计思路就是将液体单独封装在一个密封空间内，使得液体与样品室进行物理的隔绝，以避免液体对样品室的污染。其原理都是利用超薄的氮化硅材质作封装的窗口，因为氮化硅相对于电子束是透明的，可以透过其观察封装在内的液体样品。图 1液体封装技术示示意图[1]其实现形式有两种，第一种是上下两片的形式进行封装，如图2所示，待测液体放置在中间区域，且承载液体区域的上下两片都采用氮化硅材质。此类封装芯片价格相对较低，但是封装操作较为繁琐。第二种方式是采取侧面封装的结构，如图2所示，待观测液体由侧面注入，并进行封装的模式。图2 上下对粘液体封装系统与侧面液体封装系统示意图那么我们来看一看液体封装的实际应用案例吧。首先是在半导体工业上面，我们知道晶圆的制造过程中，需要对其进行精密的抛光处理，其抛光剂的组成形态往往直接对应着抛光效果的优良，因此经常要对抛光液的颗粒进行观察，但是由于抛光过程是在液体形式下进行的，所以单独观察抛光剂在干燥情况下的状态并不是真实的工作状态，同时由于在液体抛光剂干燥的过程中往往会产生颗粒的聚集，影响颗粒真实状态的观测，因此，液体封装技术对其观察可以得到真实的颗粒的分布状态。图3表示了在干燥后与液体条件下对Cu颗粒的电镜观察照片。 图3 Cu颗粒在不同模式下的电镜图像（左干燥后，右液体环境）第二个应用方面是在催化剂方面，因为催化剂的微观形态直接影响其化学活性以及催化效果，那么其生成的溶液环境的原味观察就十分必要了。如图4所示HAuCl4溶液中的电子束诱导生成枝晶结构的STEM观察。图4 SEM中液体封装系统显示电子束诱导HAuCl4溶液中的枝晶生长（STEM模式）[2]在Li金属电池中，工作环境常常是在液体环境中，其锂化反应的机理也需要在液体环境下进行观察，如图5所示了液体封装观察的示意图以及锂化反应中Si纳米线的反应过程，以及在变化过程中纳米线的形态变化以及成分变化。图5 液体封装锂电池锂化反应示意图[3]图6 LiFePO4材料在Li2SO4电解质中充放电过程中的结构与化学成分变化

仪器信息网讯 2023年7月7-10日，由中国材料研究学会主办的中国材料大会2022-2023在深圳国际会展中心举行。据悉，本届中国材料大会系首次在深圳举办，大会聚焦前沿新材料科学与技术，设置77个关键战略材料及相关领域分会场。7月9日，由深圳市科技创新委员会、深圳市宝安区人民政府、中国科学院深圳先进技术研究院指导，中国材料研究学会主办，深圳先进电子材料国际创新研究院、上海集成电路材料研究院承办的“中国材料大会2022-2023大湾区特色新材料论坛——集成电路材料产业创新发展论坛”在深圳国际会展中心南宴会厅A（二层）顺利召开。广东省委常委、副省长、中国科学院院士 王曦 致辞深圳市市委常委、市政府党组成员 郑红波 致辞中国科学院深圳先进技术研究院院长 樊建平 致辞广东省委常委、副省长王曦，深圳市委常委、市政府党组成员郑红波，中国科学院深圳先进技术研究院院长樊建平出席活动并致辞。来自北京、上海、江苏、广州、深圳等地的企业和科研机构、高校代表参加论坛交流。签约仪式随后，活动现场，深圳先进电子材料国际创新研究院与宝安区“专精特新”联合创新中心、优质“链上企业”联合创新中心等共计22家企业在现场完成签约仪式，将进一步发挥各自优势，整合研发与产业资源，推动务实合作。签约仪式结束后，会议进入报告环节。报告人：彭孝军 院士（中国科学院）报告题目：先进光刻材料及其思考据介绍，激发波长从可见光波长逐步向高能的短波长发展，成为光刻胶发展的主流趋势。未来发展5 nm以下的分节点，急需发展13.5nm的极紫外光（EUV）光刻技术。极紫外彻底改变了传统光刻系统，具有空前的挑战性。如：极紫外光对C、H、N、S等传统有机化合物元素的吸收截面极小，接近透明，没有吸收就难于获得能量而被激发，不能发生高效率的光刻反应；传统光刻胶由光致产酸剂+有机聚合物组成，由于质子扩散，分辨率难于提升，后者分子量太大，难于实现2-3 nm的分辨；EUV光子能量增大到92 eV，进入辐射化学领域，基础研究不足；而相同功率的极紫外光（13.5 nm）的光子数仅为深紫外（ArF，193 nm）光子数的7%，这对光刻胶的灵敏度提出了更高要求报告人：俞跃辉 董事长（上海硅产业集团股份有限公司）报告题目：大硅片的国产化路径探讨和展望硅片，尤其是国际主流的300 mm大硅片，长期制约着国内半导体产业的发展。报告中，俞跃辉介绍了上海硅产业集团一路走来的发展历程。在硅产业集团子公司上海新昇的带领下，国内硅片行业突破了300 mm硅片的技术壁垒，未来，硅产业集团作为行业领头羊，将面向国家战略，引领国内硅片技术领或前治，扩大产业规模，开拓新领或，驱动集成电路材料产业链国产化进程。报告人：陈贻和 副总经理（礼鼎半导体科技（深圳）有限公司）报告题目：集成电路封装载板发展趋势报告介绍了2010-2022年中国半导体的发展，中国封装载板产值只有全球的7%，自制缺口巨大。据介绍，2020-2022年封装载板需求旺盛，主要原因来自产品结构的变化。未来封装载板发展趋势分为两方面，FCBGA载板朝向细线路、高层数、大尺寸发展，FCCSP载板朝向细线路、微型孔、薄型化发展。报告人：汤昌丹 总经理（深圳瑞华泰薄膜科技股份有限公司）报告题目：高性能PI薄膜的应用与技术发展趋势据介绍，聚酰亚胺是综合性能最好的聚合物材料之一，即是高等级绝缘、高速轨道交通、柔性电子、航天航空、集成电路与半导体等领域的战略性基础材料，迫切需求国产化替代，打破卡脖子问题；同时也是5g/6g高频高速、新能源（风、光、储、复合集流体）、新能源汽车、新型显示等新兴领域迫切需求的创新材料。报告中，汤昌丹结合产业发展与市场需求，带来高性能聚酰亚胺在集成电路等高技术领域中应用与展望。报告人：林耀剑 副总裁（江苏长电科技股份有限公司）报告题目：智能运算系统中的一站式封装解决方案及材料关注半导体封装是电子产品制造中的一个重要环节。本质上是芯片成品技术，其主要对芯片起到中介互连、物化保护和散热管理的作用。随着技术的进步，封装在向微系统化方向发展以集成创新、提升性能和扩展应用。而材料在各先进封装的研发制造和应用中起到极其关键的作用。报告中，林耀剑介绍和探讨了长电科技先进封装中的散热增强功率封装、SiP、晶圆级封装、以及2.5D芯粒封装技术的特征制造和结构以及关键材料关注点。报告人：严斌 高级技术专家 （深圳市中兴微电子技术有限公司）报告题目：先进封装材料（基板材料&散热材料）报告中，严斌介绍了先进封装材料的发展趋势。据介绍，随着产品复杂度提升和功能多样化，芯片Die size尺寸越来越大，封装尺寸逐步增大，基板层数逐渐增多；大尺寸封装需要更低的CTE材料，保证更平整的翘曲表现；高速信号要求非常低损耗的材料，保证高性能；同时，大尺寸芯片伴随着高功耗高功率密度的产生，带来极具挑战的散热需求；因而对芯片散热材料提出了更高的要求；低热阻，高导热的散热材料（热界面材料TIM1，高导热Lid材料）。报告人：杨云春 董事长（北京赛微电子股份有限公司）报告题目：对传感器材料发展趋势的期望传感器材料正在向金属氧化物的方向发展，然而其高灵敏度只能在较高的温度下实现。作为工业界，杨云春希望学术界能够就如何将其与其他材料如金属纳米颗拉、纳米薄膜，纳米管甚至石墨烯相结合进行研究，进而利用其电化学的特殊优势，提高传感器材料的表面积与体积比，提高传感器的灵敏度，并显著降低基于传感器的工作温度。报告人：杨之诚 董事长（深南电路股份有限公司）报告题目：面向各类应用的半导体封装基板材料发展趋势及研究近年来，国内半导体行业已从传统消费类向数据中心、超算、汽车电子、AI人工智能、光电传输等领域转型突破，芯片设计从轻薄化、小型化向高可靠性、高密度、复杂结构等方向升级。杨之诚表示，国内基板厂也同步在存储、射频、处理器FCCSP及FCBGA等产品上逐步实现精细线路、高多层结构、高速传输等关键技术突围，并需要同步推动上下游产业链薄弱环节如基板制造设备、配套材料等相关技术能力补强和提升，有效支撑国内lC设计公司产品迭代诉求。报告人：傅铸红 总经理（广东华特气体股份有限公司）报告题目：电子特气工艺及产品介绍电子气体，是指用于半导体及其他电子产品生产的气体，与传统的工业气体相比，电子气体特殊在气体的纯净度极高。电子气体在半导体材料成本中是仅次于硅片的第二大材料种类，年需求量增长超过15%，国产化率超过35%。报告中，傅铸红介绍了电子气体的种类、应用、市场规模、生产工艺、配套技术等相关情况。报告人：郭贵琦 总经理（广州新锐光掩模科技有限公司）报告题目：集成电路制造用光掩模研究与应用光掩模是半导体核心工艺——光刻的最关键器件。郭贵琦表示，光掩模是芯片制造的关键，在芯片制造中承上启下，芯片设计数据是信息安全的重中之重；光掩模将向高精度、大规模纯商业方向发展，产业链整合尤为重要；需要建立规范化高端光掩模研发生产基地，完善良性循环发展模式，成为自我发展功能、可持续发展潜能和可复制性效能的集研、学、产用于一体的产业基地；市场寡头垄断严重，国产替代正当其时。报告人：潘杰 总经理（宁波江丰电子材料股份有限公司）报告题目：突破核心技术，打造核心竞争力，为全球产业链提供确切性——中国超高纯材料及溅射靶材产业化新进展报告中，潘杰主要分享了江丰电子创业以来的主要成就。据介绍，江丰电子攻破了全球最领先的5纳米工艺核心技术，是台积电等国际一流半导体制造企业的主要供应商，圆满完成28-14nm技术节点超高纯溅射靶材的国产化替代，打破依赖国外进口的局面，产品大量出口，全球市场份额超过24%，位居世界第二，形成了对国际市场的影响力，获得了国家技术发明二等奖、“制造业单项冠军”等荣誉，并在深交所成功上市。报告人：孙蓉 院长（深圳先进电子材料国际创新研究院）报告题目：集成电路高端材料国产化路径—实践与探索（以封装电子材料为例）孙蓉在报告中介绍了国内电子化学品及先进电子封装材料的产业发展现状，其次提出了先进电子封装材料领域的几个关键“根问题”，介绍了高分子树脂合成与纯化、无机填料表面改性、异质界面调控、聚合物流变学、原位分析检测与服役可靠性等方面的研究进展。在此基础上介绍了芯片级底部填充胶、芯片级热界面材料、积层胶膜材料、晶圆级光敏聚酰亚胺、液态塑封料、临时键合胶等几种高端电子封装材料的研发与产业化进展。报告人：曹勇 总监（深圳市鸿富诚新材料股份有限公司）报告题目：鸿富诚高性能碳基导热垫片介绍5G时代的来临，电子元器件逐步向高功率、高集成、微型化方向发展，由此带来了严重的散热问题。曹勇表示，过多的热量如果不能及时传递到冷却端，就会导致设备出现故障，降低使用寿命。因此，开发更高性能热界面材料逐步成为未来发展的趋势和挑战。报告中，曹勇介绍了鸿富诚碳纤维和石墨烯高性能碳基导热垫片。报告人：黄嘉晔 市场部部长（上海集成电路材料研究院）报告题目：我国集成电路材料技术研发的现状与思考黄嘉晔在报告中首先介绍了全球集成电路材料产业情况和中国集成电路材料产业情况，之后介绍了上海集成电路材料研究院。据介绍，集材院是由中国科学院上海微系统与信息技术研究所、上海硅产业集团发起成立，聚焦集成电路村底材料、工艺材料以及产业关键技术的研发与产业化，为集成电路材料发展提供坚实的创新策源。报告最后，黄嘉晔建议，在大湾区，由深圳先进电子材料国际创新研究院牵头，上海集成电路材料研究院协同，建设聚焦封装材料的创新联合体。报告人：朱朋莉 研究员（深圳先进电子材料国际创新研究院）报告题目：纳米填料增强环氧基复合材料在芯片封装中的应用研究纳米填料增强环氧基复合材料因具有低应力、低膨胀、高填充率、高介电、高粘结强度等综合特性，被广泛用作底部填充胶、环氧塑封料、覆铜基板等，以充当超大规模集成电路封装结构中的关键支撑材料。目前，物联网(IoT)、人工智能和5G通讯等高端应用领域的迅猛发展对芯片的处理速率、互连密度、功耗和稳定性提出了巨大的挑战，在此推动下，大尺寸、薄型化、窄间距、三维堆叠及高度集成化的芯片封装成为后摩尔时代集成电路发展的必然趋势。由此对作为支撑结构的环氧基复合材料性能提出的更高需求，如电子级球形二氧化硅的粒度级配、分布形态、表面化学状态等，是影响芯片封装可靠性首当其冲的问题。基于此，朱朋莉从纳米复合材料中微观的相界面出发，通过改变电子级球形二氧化硅填料的表面物理化学状态，设计了不同性质和结构的界面相，并系统研究了界面相的存在对芯片级封装材料—底部填充胶性能的影响规律，解决了底部填充胶在芯片应用过程中的诸如粘度、填充性、应力调节、焊球保护、芯片失效等问题，为高端电子封装材料的开发提供指导。报告人：吴蕴雯 副教授（上海交通大学）报告题目：电沉积金属微纳结构调控及在三维互连中的应用近年来由5G高速通讯引领的元宇宙、区块链、自动驾驶、远程医疗等万物互联技术正在蓬勃发展，其中先进集成电路的发展是实现当代信息技术飞跃的基石。然而在后摩尔时代，由于先进集成电路制程工艺逐渐逼近物理极限，通过芯片三维集成是延续摩尔定律的必经路径。在三维集成技术中，互连是信号传输的主要载体，以微凸点键合和硅通孔技术为主的铜互连技术主要采用电化学沉积的方法进行微纳图形制备。随着三维集成密度不断提高，集成电路互连面临强度、导电性、可靠性等多方面的挑战，通过调节电沉积工艺及添加剂体系实现铜互连微观结构的调控是构筑高密度互连的关键。吴蕴雯基于电沉积铜微纳米结构调控，实现了具有优异物理性能的微凸点、硅通孔互连技术，为推动高密度三维互连技术提供技术思路和理论基础。

美东时间本周一，美国公布了包含约30亿美元补贴资金的「国家先进封装制造计划」，目的在提高美国半导体的先进封装能力，弥补其半导体产业链的缺口，这也是美国《芯片与科学法案》的首项研发投资计划。据悉，美国的芯片封装产能只占全球的3%。通过「国家先进封装制造计划」，美国希望到2030年之际，美国将拥有多个大批量先进封装设施，并成为最复杂芯片大量先进封装的全球领导者。美国商务部预计将于2024年宣布其芯片封装计划的第一个材料和基板补助目标，而未来的投资将集中在其他封装技术，以及更大范围的设计生态体系。2022年8月，美国《芯片与科学法案》正式签署生效。 该法案计划分5年为美国半导体产业提供约527亿美元的补贴，主要以半导体企业的制造及研发补贴、半导体研究机构、国防芯片技术、半导体技术的国际合作、半导体人才培养等领域。 其中，半导体制造业补助计划包含了5年内分配390亿美元补贴，将主要用于补贴在美国建设半导体工厂。 同时，还将为半导体制造投资提供25%的税收减免。此外，还有一项5年内拨款110亿美元，用于实施FY21 NDAA法案第9906节授权的「商业研发和劳动力发展计划」，包括了国家半导体技术中心（NSTC）、国家先进封装制造计划以及第9906节授权的其他研发和劳动力发展计划。 其中，国家先进封装制造计划将获得约30亿美元补贴资金。

一、大会概况先进电子材料，作为信息技术产业的基石，是支撑半导体、光电显示、太阳能光伏、电子器件等产业发展的重要基础。近年来，随着5G、人工智能等新技术的发展，电子材料产业需求不断扩大，未来市场空间广阔。但先进电子材料如何发挥最大潜力？如何链接基础研究和产业应用？2023先进电子材料创新大会聚焦于“新材料与产业发展新机遇”，瞄准全球技术和产业制高点，紧扣电子信息产业关键基础环节的短板，不断延展，着力突破高端先进电子材料产业化发展难题，拓宽新兴市场应用。本次大会诚挚邀请国内外知名专家、学者、头部企业，多元视角共同探讨先进电子材料产业发展新机遇，从应用需求逆向开发，产学研联动，驱动先进电子产业协同创新发展，打造国际高端电子材料产学研交流对接平台。二、组织机构主办单位：中国生产力促进中心协会新材料专业委员会联合主办：DT新材料芯材协办单位：深圳先进电子材料国际创新研究院甬江实验室中国电子材料行业协会半导体材料分会深圳市集成电路产业协会浙江省集成电路产业技术联盟陕西省半导体行业协会浙江省半导体行业协会东莞市集成电路行业协会支持单位：宝安区5G产业技术与应用创新联盟粤港澳大湾区先进电子材料技术创新联盟承办单位：深圳市德泰中研信息科技有限公司支持媒体：DT新材料、芯材、DT半导体、热管理材料、化合物半导体、电子发烧友、芯师爷、PolymerTech、电子通、芯榜、材视科技、Carbontech、安全与电磁兼容、电子材料圈、仪器信息网三、大会信息论坛时间：2023年9月24-26日论坛地点：中国深圳 深圳国际会展中心希尔顿酒店（深圳市宝安区展丰路80号）论坛主题：新材料，新机遇四、特色活动与亮点通过产学研论坛、项目对接、需求发布，人才交流、创新产品展示、采购对接会等多种形式，激发创新潜力，集聚创业资源，发掘和培育一批优秀项目和优秀团队，催生新产品、新技术、新模式和新业态，促进更多企业项目融入产业链、价值链和创新链，助力加快建设具有全球影响力的科技和产业创新合作平台。1、创新展览（1）成果集市（新材料、解决方案的专利&成果展示区）；（2）学术海报展区（墙报尺寸80cm宽×120cm高，分辨率大于300dpi）；（3）创新应用解决方案展区；（4）实验仪器设备展区。2、Networking（1）闭门研讨会：From Idea To Market！剖析行业，深度思考，提出观点，接受灵魂拷问；（2）一对一服务，精准对接，高端赋能。3、特色产学研活动，形式丰富（1）成果推介会（创新技术、创新产品）；（2）项目路演、项目对接、投融对接会；（3）人才推介会、需求发布&对接会；（4）地区政府、园区产业规划、政策解读；（5）招商/签约仪式；（6）校企合作。4、前瞻论坛：院士报告+青年科学家报告论坛开启“15分钟了解一个科研方向”模式，突破思维限制，重点讨论科学研究中存在的技术难题与科学问题，帮助广大青年科研者整理研究逻辑，思考为什么做研究？如何推进研究进展？如何解决目前遗留挑战以及未来的技术瓶颈？5、校企合作AEMIC 2023以打造国际高端电子材料产学研交流对接平台为目的，特设校企合作论坛等专题活动。本届校企合作论坛以“科研赋能产业、产学研联动”为主题，聚焦校企合作实际需求，通过打造联合实验室、开发课题等合作模式，拟邀国内外先进电子行业知名院校的相关学科带头人、院长、行业专家、产业链上中下游不同端口的企业高层、知名投资机构等多元角色，齐聚一堂，针对“如何助力科技成果转化，打通‘最后一公里’？”、“如何为产学研交流拆除阻碍发展的‘篱笆墙’？”等相关议题作深入探讨，强强对话，将来一场极具前瞻性、针对性和多维性的思想盛宴。旨在为先进电子行业，深化产教融合，促进教育链、人才链与产业链、创新链的衔接，打通人才培养、应用开发、成果转移与产业化全链条。五、日程安排（具体时间以会场现场为准）时间活动安排2023年9月24日 星期日12:00-22:00会议签到2023年9月25日 星期一09:00-09:30开幕式活动（主办方致辞、重要嘉宾、领导致辞地区产业规划、招商/签约仪式）09:30-12:00先进电子材料产业创新发展大会（主论坛）前瞻论坛12:00-14:00自助午餐14:00-18:00平行分论坛分论坛一：先进封装论坛分论坛二：新型基板材料与器件论坛分论坛三：电磁兼容及材料论坛分论坛四：导热界面材料论坛分论坛五：电子元器件关键材料与技术论坛前瞻论坛19:00-21:00欢迎晚宴2023年9月26日 星期二9:00-16:30平行分论坛分论坛一：先进封装论坛分论坛二：新型基板材料与器件论坛分论坛三：电磁兼容及材料论坛分论坛四：导热界面材料论坛分论坛五：电子元器件关键材料与技术论坛前瞻论坛16:30-17:00闭幕式&总结12:00-14:00自助午餐六、已确认嘉宾先进电子材料产业创新发展大会（主论坛）科技赋能：先进电子材料与器件最新进展状态确认嘉宾与报告方向已确认报告题目：TBDChul B. Park，加拿大多伦多大学教授、中国工程院外籍院士、加拿大皇家科学院和工程院双院士、韩国科学技术翰林院、韩国工程翰林院院士　已确认报告题目：TBD李树深，中国科学院副院长、中国科学院大学校长、党委书记、研究员、中国科学院院士、发展中国家科学院院士、已确认报告题目：TBD南策文院士，清华大学材料科学与工程研究院院长、教授、中国科学院院士、发展中国家科学院院士已确认报告题目：TBDHenry H. Radamson，中国科学院微电子研究所研究员、欧洲科学院院士、广东省大湾区集成电路与系统应用研究院首席科学家已确认报告题目：TBD孙　蓉，中国科学院深圳先进技术研究院材料所所长、研究员先进封装论坛主题一：先进封装关键材料与设备状态确认嘉宾与报告方向已确认报告题目：Fundamentals and reliability of Cu/SiO2 hybrid bonding in 3D IC packaging陈　智，台湾国立阳明交通大学教授已确认报告题目：TBD李明雨，哈尔滨工业大学（深圳）材料科学与工程学院院长已确认报告题目：TBD甬强科技有限公司已确认报告题目：微波等离子技术在先进封装的应用朱铧丞，四川大学副教授已确认报告题目：ALD在先进封装领域的应用庄黎伟，华东理工大学副教授已确认报告题目：电镀铜添加剂体系的研究现状及未来发展路旭斌，兰州交通大学副教授已确认报告题目：TBD广东聚砺新材料有限责任公司主题二：先进封装与集成电路工艺、设计、与失效分析已确认报告题目：三维chiplet等先进芯片封装材料与工艺郭跃进，南方科技大学教授已确认报告题目：TBD刘　胜，武汉大学教授已确认报告题目：集成电路晶圆级三维集成朱文辉，中南大学教授已确认报告题目：TBD黄双武，深圳大学教授已确认报告题目：TBD代文亮，芯和半导体科技（上海）有限公司联合创始人、高级副总裁已确认报告题目：TBD宁波德图科技有限公司主题三：先进封装行业应用解决方案TBD电磁兼容及材料论坛状态确认嘉宾与报告方向已确认报告题目：电磁防护材料王东红，中电33所副总工程师已确认报告题目：TBD张好斌，北京化工大学教授已确认报告题目：聚合物基电磁屏蔽复合材料王　明，西南大学教授已确认报告题目：PCBA板级电磁屏蔽材料研究进展与应用探讨胡友根，中科院深圳先进技术研究院研究员已确认报告题目：系统级封装SiP的电磁屏蔽效能测试与分析魏兴昌，浙江大学教授已确认报告题目：轻质碳基吸波复合材料及应用王春雨，哈尔滨工业大学（威海）材料学院副教授已确认报告题目：碳纳米管添加可控，突破材料性能徐建诚，广东帕科莱健康科技有限公司总经理已确认报告题目：EMI材料的选择和应用唐海军，苏州康丽达精密电子有限公司总经理已确认报告题目：TBD施伟伟，深圳市飞荣达科技股份有限公司实验室主任已确认报告题目：TBD张　涛，深圳天岳达科技有限公司总经理已确认报告题目：电磁屏蔽材料遇上的新机遇、新挑战（拟）美国派克固美丽（Parker Chomerics）公司已确认报告题目：TBD满其奎，中国科学院宁波材料技术与工程研究所研究员、宁波磁性材料应用技术创新中心有限公司总经理已确认报告题目：车用电磁功能材料王　益，敏实集团材料部门经理确认中报告题目：TBD车仁超，复旦大学教授、杰青确认中报告题目：TBD张延微，有研（广东）新材料技术研究院市场总监确认中报告题目：TBD李　伟，美国3M公司电磁专家确认中报告题目：TBD由　龙，深圳科诺桥科技股份有限公司研发总监新型基板材料与器件论坛状态确认嘉宾与报告方向已确认报告题目：TBD刘孝波，电子科技大学教授、俄罗斯自然科学院院士已确认报告题目：TBD闵永刚，广东工业大学教授、俄罗斯工程院外籍院士已确认报告题目：TBD于淑会，中科院深圳先进技术研究院研究员已确认报告题目：TBD宋锡滨，中生协新材料专委会主任委员已确认报告题目：低温共烧陶瓷（LTCC）材料与集成传感器研究马名生，中科院上海硅酸盐研究所研究员已确认报告题目：TBD张　蕾，中科院深圳先进技术研究院副研究员已确认报告题目：高性能陶瓷基板技术研发与产业化陈明祥，华中科技大学机械学院教授、武汉利之达科技创始人已确认报告题目：高频/高速覆铜板材料的现状和未来杨维生，中电材行业协会覆铜板行业技术委员会委员、中国电子电路行业协会科学技术委员会委员已确认报告题目：先进封装下的有机封装基板机会与挑战谷　新，中山芯承半导体有限公司总经理已确认报告题目：高频高速覆铜板用树脂的开发应用新进展（拟）黄　杰，四川东材科技集团股份有限公司，山东艾蒙特新材料有限公司总经理已确认报告题目：TBD鲁慧峰，厦门钜瓷科技有限公司已确认报告题目：低温共烧大尺寸叠层压电陶瓷致动器研发及产业化（拟）贵州大学已确认报告题目：TBD温　强，中兴通讯PCB专家确认中报告题目：TBD沈　洋，清华大学材料学院副院长、教授确认中报告题目：TBD何　为，电子科技大学教授确认中报告题目：TBD曹秀华，广东风华高新科技股份有限公司研究院院长确认中报告题目：TBD任英杰，浙江华正新材料股份有限公司通信材料研究院院长电子元器件关键材料与技术论坛状态确认嘉宾与报告方向已确认报告题目：高质量二维半导体材料的可控制备刘碧录，清华大学深圳国际研究生院材料研究院长聘教授、副院长已确认报告题目：高性能二次电池关键材料设计与界面科学王任衡，深圳大学研究员已确认报告题目：半导体功率器件与集成技术郭宇锋，南京邮电大学党委常委、副校长已确认报告题目：信息功能陶瓷和无源元器件李　勃，国家重点研发计划项目、新型陶瓷与精细工艺国家重点实验室首席科学家、研究员已确认报告题目：低维无机材料的精准合成与物性调控程　春，南方科技大学研究员已确认报告题目：电子级纳米材料王　宁，中国科学院深圳先进技术研究院副研究员已确认报告题目：半导体纳米材料及器件结构-性能关系的定量透射电子显微学研究李露颖，华中科技大学武汉光电国家研究中心教授已确认报告题目：埋入式电容材料开发柴颂刚，广东生益科技股份有限公司-国家电子电路基材工程技术研究中心所长已确认报告题目：TBD宁存政，清华大学、深圳技术大学集成电路与光电芯片学院院长、教授已确认报告题目：功能高分子复合材料的加工成型新方法及其在电子材料方面的应用邓　华，四川大学教授已确认报告题目：半导体碳纳米管的高纯度分离及其在集成电路中的应用邱　松，中国科学院院苏州纳米所研究员导热界面材料论坛状态确认嘉宾与报告方向已确认报告题目：TBD曾小亮，中国科学院深圳先进技术研究院研究员已确认报告题目：热界面材料在通讯基站上的应用及展望2023周爱兰，中兴通讯股份有限公司热设计专家已确认报告题目：六方氮化硼纳米片的新颖制备及作为导热填料应用毋　伟，北京化工大学教授已确认报告题目：TBD赵敬棋，中国科学院深圳先进技术研究院热管理专家（主持人）已确认报告题目：TBD钱家盛，安徽大学副校长、全国政协委员、教授已确认报告题目：面向高频通讯用高效热管理薄膜材料研发张　献，中国科学院固体物理研究所研究员已确认报告题目：碳纤维导热垫片曹　勇，深圳市鸿富诚新材料股份有限公司研发经理已确认报告题目：TBD冯亦钰，天津大学教授已确认报告题目：TBD徐　帆，美国霍尼韦尔公司亚太区市场总监已确认报告题目：TBD张莹洁，工业和信息化部电子第五研究所（中国赛宝实验室）经理已确认报告题目：德聚高导热界面材料解决方案钱原贵，广东德聚技术股份有限公司副总经理已确认报告题目：TBD万炜涛，深圳德邦界面材料有限公司总经理已确认报告题目：TBD汉高中国已确认报告题目：TBD美国3M公司前瞻论坛状态确认嘉宾与报告方向已确认报告题目：铁电材料的本征弹性化胡本林，宁波材料所研究员已确认报告题目：TBD张虎林，太原理工大学教授认已确认报告题目：TBD孟凡彬，西南交通大学教授已确认报告题目：柔性微纳器件与智能感知系统化麒麟，北京理工大学特别研究员已确认报告题目：半导体材料中的挠曲电电子学效应翟俊宜，中科院北京纳米能源与系统研究所所长助理，研究员已确认报告题目：压电能带工程和GaN HEMT胡卫国，中科院北京纳米能源与系统研究所研究员已确认报告题目：Active microwave absorber with reconfigurable bandwidth and absorption intensity罗衡，中南大学副教授七、同期论坛详细介绍（一）前瞻论坛（院士报告+青年科学家报告）前瞻论坛将邀请全球科研专家和青年学者，围绕先进电子材料基础研究、工艺创新、器件性能优化等领域，分享近阶段前沿的科技创新成果，并展开交流。旨在深入探讨先进电子领域所面临的新机遇、新挑战和未来发展方向，发掘和支持具有科学创新精神和未来影响力的青年先行者。论坛将“15分钟报告了解一个科研方向”模式，突破思维限制，重点讨论科学研究中存在的技术难题与科学问题，帮助广大青年科研者整理研究逻辑，思考为什么做研究？如何推进研究进展？如何解决目前科研难题的挑战以及未来的技术瓶颈？话题范围（包含但不局限以下方向）：先进电子封装材料与工艺、热管理材料、电子级纳米材料、电磁屏蔽材料、电介质材料、第三代半导体材料与器件、新型显示、功率激光材料与器件，以及高端光电子与微电子材料……（二）开幕式暨先进电子材料产业创新发展大会论坛将瞄准全球技术和产业制高点，重点聚焦先进电子封装材料与技术路线、导热界面材料、电子元器件关键材料与技术、电磁兼容材料、电介质材料、柔性电子与传感、热电/光电材料、宽禁带半导体材料与器件等领域的核心关键技术，DT新材料联合深圳先进电子材料国际创新研究院、甬江实验室等知名科研院所，诚挚邀请国内外知名专家、学者、头部企业共同深入探讨先进电子材料产业发展新机遇，着力突破高端电子材料产业化发展难题，从应用需求逆向开发，寻找解决方案，驱动产业应用发展，推动先进电子材料的自主创新。主论坛（先进电子材料产业创新发展大会）将从产业发展进程、政策研判、行业洞察以及机遇与挑战等角度解读，设置院士报告、领袖对话、产学研连线等环节。同期举办产学研论坛、校企合作论坛、人才交流、创新产品展示、项目对接、需求发布，采购对接会等活动，内容丰富，激发创新潜力，同时，集聚创业资源，发掘和培育一批优秀项目和优秀团队，催生新产品、新技术、新模式和新业态，促进更多企业项目融入产业链、价值链和创新链，助力加快建设具有全球影响力的科技和产业创新合作平台。参考话题：（一）大咖报告1、全球先进电子材料产业政策分析与专利布局2、全球先进电子材料研发与工艺技术创新进展3、全球先进电子产业发展进程与未来趋势4、全球先进电子材料领域“卡脖子”技术的研判与对策分析5、“十四五”期间，先进电子材料产业重点发展方向6、双碳背景下先进电子产业发展机遇与挑战……（二）产学研连线：领袖对话1、未来五-十年，先进电子材料产业重点发展方向在哪？2、如何突破先进电子材料领域“卡脖子”技术？科研界和产业界的对策是什么？3、如何助力科技成果转化，打通‘最后一公里’？4、双碳背景下先进电子产业发展机遇与挑战（三）平行分论坛平行分论坛一：先进封装论坛集成电路是国之重器，是信息时代的命脉产业，严重影响国家战略和产业安全，封装是集成电路产业链中重要一环。随着半导体制程接近工艺物理极限，芯片制造面临物理极限与经济效益边际提升双重挑战。如何延续摩尔定律，芯片的布局成为新解方。另外，随着5G、自动驾驶、人工智能、物联网等应用正快速兴起，对芯片的性能要求更高，先进封装如何重塑半导体产业格局？半导体行业下一个十年方向在哪里？AEMIC先进封装论坛针对全球先进封装产业频现“软肋”的核心技术与产业问题，论坛从先进封装工艺、异构集成的前沿技术、关键材料与设备、可靠性与产品失效分析、最新市场应用、以及产业发展的新机遇与挑战等问题进行攻关，着力突破先进封装产业发展难题，实现原材料-材料-工艺-器件的原始创新性与产业平衡发展。参考话题：• 芯片封装趋势与新型市场应用1、芯片封装产业趋势与技术创新2、应用需求驱动下先进封装技术的机遇与挑战3、“后摩尔时代”下先进封装与系统集成4、先进封装的设计挑战与EDA解决方案5、先进封装在汽车电子和MEMS封装中的应用案例与发展趋势6、5G环境下的微系统集成封装解决方案7、先进封装对前沿计算的重要性8、射频微系统集成技术9、先进封装在功率电子与新能源及新型电力系统中的应用10、光电器件封装11、新兴领域封装与面向人工智能的电子技术应用……• 先进封装技术路线和产业生态发展趋势1、异质/异构集成、3D Chiplet技术、三维芯片互连与异质集成应用技术2、晶圆级封装（WLP）、板级封装、系统级封装技术（SiP）3、倒装芯片、硅通孔/玻璃通孔技术4、2.5D/3D堆叠、芯片三维封装、集成封装技术5、扇出型封装技术6、混合键合技术、先进互连技术……• 先进封装关键材料、工艺与设备1、关键设备：贴片、引线、划片、衬底切割、研磨、抛光、清洗等关键技术与设备2、先进制程：减薄、划片、引线键合、圆片塑封、涂胶显影等3、关键材料：先进光刻胶、聚酰亚胺、底部填充胶光刻、高端塑封料、电镀液、键合胶等4、导热界面材料、芯片贴片、封装基板材料的选择5、芯片互连低温烧结焊料、高端引线框架的选择6、半导体划片制程及精密点胶工艺7、封装和组装工艺自动化技术与设备8、测量与表征技术• 可靠性、热管理、检测、验证问题1、封装结构验证2、封装芯片厚度、几何结构的研究3、可靠性与热效应分析4、先进封装及热管理技术可靠性5、材料计算、封装设计、建模与仿真6、服役可靠性和失效分析……平行分论坛二：新型基板材料与器件论坛近年来信息和微电子工业飞速发展，半导体器件不断向微型化、集成化、高频化、平面化发展，对各种高性能高导热陶瓷基板、高频高速基板、电子功率器件的需求越来越大，各类以陶瓷和聚合物为代表的具有优异介电性能的材料、器件、基板不断问世，低温共烧(LTCC)陶瓷、片式电容、电阻、埋容、高端基板成型工艺设备等获得了广泛关注。基板材料如何在提升介电性能的同时解决导热问题？如何实现高度集成电路板的高性能与低成本问题？新能源汽车、高频通信、消费电子对产业带来了哪些新需求和挑战？新工艺迭代如何提升效率降低生产成本？论坛从先进基板材料、关键材料与器件、最新市场应用、产业发展技术路线和产业生态、可靠性与失效分析出发，围绕着产业发展的新机遇与挑战等问题展开，实现原材料-材料-工艺-器件-终端应用的全产业链创新与平衡发展。参考话题：• 材料、器件的趋势与进展1、基板材料与器件产业的发展现状及未来趋势2、高/低介电材料在基板领域的最新研究进展和应用3、电介质基板材料微观、介观、宏观等基础性能研究及最新进展4、介电损耗机理研究与优化5、集成电路材料的发展趋势与应用6、薄膜/厚膜材料器件的研发与创新应用7、高频与超高频通信的关键材料与器件8、无源器件，包括基板内部片式电容（MLCC）、电感、电阻，薄膜埋容埋阻埋感• 聚合物基板材料及器件1、高频高速覆铜板用新型特种树脂的结构设计与性能调控2、导热助剂的开发与商业化应用3、5G、6G高频及超高频段覆铜板基材的研发与应用4、复合材料在高频高速基板的创新应用5、FPC技术最新研究和创新应用6、高性能聚合物在IGBT行业中的应用……• 陶瓷基板材料及器件1、电子陶瓷产业现状与未来发展方向2、低温共烧(LTCC)与高温共烧(HTCC)陶瓷的高性能瓷粉研发、工程化与应用3、陶瓷基板与电容、电感、电容共烧4、先进陶瓷粉体（氧化铝、氧化锆、氮化硅、氮化铝等）的合成制备新技术、新工艺5、新型助剂（如表面、流变、分散、消泡、偶联等）在先进陶瓷的研究与应用价值6、陶瓷基板在大功率IGBT模块封装中的应用与金属化技术7、压电元器件、声表面波器件、超声与频率元器件、高容量多层陶瓷电容器、片式微波电容器、微波介质器件等• 新型市场应用机遇1、未来6G市场的关键材料与器件2、柔性介电电容器的微观结构、设计与商业化3、高性能基板材料的市场投资机会4、先进装备助力高性能低成本基板成型5、高性能低成本基板及材料案例分享平行分论坛三：电磁兼容及材料论坛电子元器件不向高功率化、小型化、集成化发展，在提升性能的同时也带来了大量电磁兼容的问题，电磁功能材料始终担任着抗电磁辐射和抗干扰的重任，以保障电子设备正常运行。但日益复杂的电磁环境下也对电磁兼容和材料提出了更高的要求。“电磁兼容及材料论坛”作为本届大会的主题论坛之一，旨在介绍该领域科学前沿的最新成果和技术工程应用的重要进展，探讨电磁防护技术发展趋势，促进交流合作。参考话题： 电磁屏蔽/吸波材料最新进展与应用1、电磁屏蔽/吸波材料的产业生态、研究与发展趋势；2、先进电子封装中的电磁屏蔽材料及封装方法、技术、结构设计考量；4、高分子基电磁屏蔽复合材料的最新进展及创新应用；5、吸波/屏蔽薄膜的设计与应用；6、碳材料（石墨烯、碳纳米管、MXene、碳纤维、石墨、碳化硅等）在屏蔽/吸波/导热材料的最新研究进展和应用；7、铁系吸波材料（铁氧体，磁性铁纳米材料等）的最新研究进展和应用；8、轻质多功能高性能吸波/屏蔽材料；9、电磁防护材料最新进展与商业化应用；10、吸波、电磁屏蔽、导热材料的合成与产业化应用技术。 电磁兼容及标准测试1、5G、6G带来的电磁兼容及材料问题思考；2、电子封装中电磁兼容设计解析及电磁密封性研究；3、高速电路中的电磁干扰分析；4、屏蔽/吸波材料的参数检测技术与方法。 新型市场应用机遇1、未来6G带来的电磁屏蔽/吸波材料市场需求预测；2、新能源汽车给电磁材料带来的产业机遇；3、电磁干扰/电磁污染给电磁兼容及材料产业带来的新机遇与新挑战；5、电磁超材料的进展与未来市场展望；6、产业化示范与创新应用；7、创新型产品推介。平行分论坛四：导热界面材料论坛电子器件的小型化、集成化和多功能化导致发热问题日益突出，为了保证运行性能和可靠性，高效散热已经成为电子器件亟待解决的关键问题。热界面材料是填充于芯片/器件与散热器之间以驱逐其中空气，使芯片产生的热量可以更快速地通过热界面材料传递到散热器，达到降低工作温度、延长使用寿命的重要作用。“热界面材料论坛”作为AEMIC 2023最重要的主题分论坛之一，旨在介绍热界面材料领域近些年科学研究的最新成果和工程技术应用的重要进展，探讨发展趋势，促进交流合作。参考话题：1、聚合物/导热填料材料的可控合成2、热界面材料可控制备3、界面热阻精确测量4、高功率密度电子器件集成热管理5、产业化示范与应用……平行分论坛五：电子元器件关键材料与技术论坛后摩尔时代，低维半导体材料及相关器件的研究将极大推动半导体行业的发展，为实现更高效、更可靠的电子元器件与产品提供更多可能。因此如何规划布局、如何推进政产研融合、材料和器件工艺如何突破、相关标准如何制定等，都将成为未来的重要研究内容。本次电子元器件关键材料与技术论坛将围绕低维材料在电子元器件中的应用、低维材料与硅基工艺的融合与创新、低维材料与器件的标准化进程等议题进行政、产、研多视角研讨，共同推动我国电子元器件关键材料与技术的发展、规划及相关标准的制定。参考话题：1、低维半导体材料制备与微纳加工2、低维半导体器件与工艺3、低维半导体材料与器件的测试与表征4、低维半导体材料应用与标准化……八、会议注册1、会议费（单位：元/人）参会类型学生参会科研代表企业代表通票注册费用（含全体大会，所有论坛均可参与）240026003800分论坛票（含全体大会+任选一个论坛）180022002600先进电子材料创新大会组委会参会，参展，或者需要其他分论坛资料请联系！联系人：童经理 电话： 19045661526（微信同号）

7月3日消息，据韩国媒体ETNews的报导，韩国三星电子正在通过旗下先进封装（AVP）部门开发下一代半导体封装技术，被称之为“3.3D先进封装技术”，以替代昂贵的“硅中介层”。目标是应用在AI芯片上，计划于2026年第二季正式量产。AI芯片通常在中央有一个负责计算的逻辑芯片，例如图形处理单元（GPU）或神经网络处理单元（NPU），并整合了高带宽內存（HBM）。而为了通过水平连接逻辑芯片和HBM，在半导体和主板之间应用了硅中介层，这就是市场所说的2.5D先进封装。而在这2.5D先进封装当中，硅中介层发挥了连接不同特性异质半导体的作用。但由于其价格昂贵且加工困难，是导致先进封装价格上涨的因素。三星目前正在开发通过安装“铜再分配（RDL）中介层”，而非硅中介层来连接逻辑和HBM的技术。据了解，使用RDL中介层代替硅中介层，可以将材料价格降低到1/10，仅在必要的零组件中使用到硅，可以最大限度的减少芯片性能下降。另外，三星也同时进行3D堆叠技术的发展，将逻辑芯片堆叠在运算所需的高速站存內存（LLC）之上。对此，三星将其命名为3.3D封装，意思是通过3D堆叠逻辑芯片后，进一步连接HBM。报道强调，这种尝试被解读为通过降低先进封装的价格来吸引更多客户下单。三星认为，如果将新技术商业化，与现有基于硅中介层的先进封装技术相比，将能够在不降低性能的情况下，进一步降低22%的生产成本。未来通过价格竞争力和生产力将提升，预计这将有利于获得半导体代工制造的订单。报导进一步指出，三星还将借助通过导入面板级封装（PLP）技术进行3.3D封装。PLP是通过将芯片封装在方形面板，而不是圆形晶圆中，可以进一步提高芯片的产能。目前，三星被认为是较台积电更早进行PLP技术研发的企业。一位韩国半导体封装产业人士表示，“只有当我们提供人工智能等先进芯片客户所需的价格和性能，并成功抢占产能是暂时，我们才能在市场上获得领先优势。”

2024年9月12日，北京化工大学材料科学与工程学院、有机无机复合材料国家重点实验室于中振/张好斌教授团队提出了绝缘电磁屏蔽结构理论模型，打破了传统观念中电绝缘材料难以具备高效电磁屏蔽性能的局限，为绝缘电磁屏蔽聚合物复合材料的设计与应用开辟了新路线。该研究成果以“Insulating electromagnetic-shielding silicone compound enables direct potting electronics”为题发表在《Science》杂志上。目前，广泛应用的电磁屏蔽材料大多为导电材料，其电磁屏蔽机制主要为内部自由电子与电磁波发生相互作用而产生电磁屏蔽效果。使用传统导电型电磁屏蔽材料对高集成电子设备进行封装时易导致短路问题，常需要复杂的绝缘结构设计，阻碍了电子设备小型化的快速发展。因此，迫切需求开发具有本征绝缘特性的高效电磁屏蔽材料。然而，由于缺乏绝缘电磁屏蔽理论的指导，设计和制备绝缘电磁屏蔽材料面临挑战。基于对聚合物复合材料电磁屏蔽性能实验值与理论值之间的偏差分析，本研究发现复合材料内部除连续导电网络之外，由离散导电填料与聚合物基体所组成的微电容结构对其电磁屏蔽性能亦有贡献。基于偶极辐射和平面波传播理论，建立了微电容结构绝缘电磁屏蔽结构理论模型，揭示了绝缘复合材料与电磁波作用机制，为绝缘电磁屏蔽材料的设计与性能调控提供了理论指导。基于该理论模型，研究团队提出“非逾渗密实化”和“介电优化”策略，在硅橡胶/液态金属复合体系中实现了高电绝缘性和优异电磁屏蔽性能的集成。所制备复合材料可用于直接灌封电子设备，有效解决电磁兼容和热管理问题。相较目前电磁兼容解决方案，该材料简化了封装结构与工艺流程，为解决高集成电子封装中电磁兼容和高效散热等问题提供新路线。图(A)微电容结构的绝缘电磁屏蔽机理模型；图(B)绝缘电磁屏蔽聚合物复合材料的近场屏蔽和散热性能。原文链接：https://www.science.org/doi/10.1126/science.adp6581

【重点啇要】虽然钙钛矿太阳能电池具有低成本和高效率的优势,但稳定性差是商业化的绊脚石。开发具有高屏障性能的封装技术,可以有效隔绝外界环境,提升钙钛矿太阳能电池的稳定性。分析钙钛矿作为光吸收剂的降解机制,为封装技术的发展指明方向。【研究背景】由于钙钛矿太阳能电池具有工艺简单、成本低廉和效率高等优势,已广受关注。但是这类电池的稳定性仍然较差,是其商业化路径上的重大障碍。为克服这一问题,必须开发具有高屏障性能的封装技术,以保护钙钛矿太阳能电池免受外界环境的影响。【研究成果】乔治亚理工学院Ching-Ping Wong、东莞理工学院Fang Baizeng、南方科技大学Haijiang Wang、兰州理工大学Cheng Bow团队,探讨了钙钛矿作为光吸收剂的降解机制,为封装技术的发展提供了方向。分析现有封装材料对紫外线、湿气、氧气等的屏障性能。综述各种封装技术与配置方案的优劣。提出加速封装材料与结构发展的建议。【研究方法】文献回顾:整合分析现有文献,了解钙钛矿太阳能电池稳定性问题与封装技术发展现状。理论分析:基于钙钛矿的化学稳定性理论,探讨其作为光吸收剂的可能降解机制。比较研究:比较硅太阳电池等商业化光伏技术的封装方案,找出钙钛矿太阳能电池封装技术的差异与特殊需求。综合评估:整合不同封装材料、技术与配置方案的优劣势分析。总结建议:根据文献与理论研究结果,提出加速封装技术发展的具体建议。【结论】通过分析钙钛矿的降解机制与封装技术现状,找出满足钙钛矿太阳能电池封装需求的材料与方法,将可大幅提升其商业化应用的稳定性与可靠性。未来仍需持续优化封装技术,促进钙钛矿太阳能电池的产业化进程。

人工智能 (AI) 和高性能计算 (HPC) 等应用推动了大算力芯片的需求激增，而随着摩尔定律趋近极限，先进封装正逐渐成为提升芯片性能的关键。当前2.5D、3D-IC、异构集成、Chiplet等诸多先进封装技术帮助芯片设计人员在尺寸更小、功耗更低的芯片中提供更多功能，实现性能的飞跃。然而，这些技术进步也带来了前所未有的挑战，它们对现有的制造工艺、设备和材料提出了更高的要求。越来越多的先进封装涉及处于晶圆制造（“前道”）和芯片封测（“后道”）之间被称为“中道”的工艺，包括重布线(RDL)、凸块制作(Bumping)及硅通孔(TSV)等工艺技术，涉及与晶圆制造相似的光刻、显影、刻蚀、剥离等工序步骤。其中，光刻技术起到了至关重要的作用，光刻设备已广泛应用于先进封装领域的倒装芯片结构封装的Bumping、RDL、2.5D/3D封装的TSV等的制作之中。如今，在板级封装及高端IC载板(Substrate)制造领域，直写光刻已经全面取代了传统光刻；在高端显示、先进封装以及第三代半导体等领域，直写光刻也开始崭露头角。在先进封装大潮之下，国内直写光刻技术龙头芯碁微装正以其卓越的性能和创新的技术解决方案，为行业带来突破性的变革。先进封装来袭，直写光刻崭露头角以去年以来备受关注的台积电CoWoS为例，它是一种2.5D封装技术，由CoW和oS组合而来。先将芯片通过Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把CoW芯片与基板（Substrate）连接，整合成CoWoS。该技术的核心是将不同的芯片堆叠在同一片硅中介层，以实现多颗芯片互联。在硅中介层中，台积电使用微凸块（μBmps）、硅通孔（TSV）等技术，代替传统引线键合，用于裸片间连接，大大提高了互联密度和数据传输带宽。根据采用的中介层不同，台积电把CoWoS封装技术分为3种类型：CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）和CoWoS-L（Local Silicon Interconnect and RDL Interposer）。 例如CoWoS被用于生产Nvidia、AMD、Amazon和Google等公司的高性能AI芯片，随着AI芯片的晶体管数量不断增加，且因为是用于数据中心和云计算，对尺寸要求不高，因此，未来的AI芯片很可能会越来越大。目前台积电正在通过CoWoS封装技术，开发比AMD的Instinct MI300X和英伟达B200面积更大的AI芯片，封装面积已经达到120mmx120mm。芯碁微装泛半导体销售总监潘昌隆指出，当前台积电主要使用的是CoWoS-S，随着大面积芯片设计越来越多，中介层越来越多，掩模尺寸越来越大，当中介层达到台积电最大reticle的四倍以上（1X reticle≈830mm² ），高于其当前中介层的3.3倍，就将转向CoWoS-L。数据显示，理论上EUV reticle限制为858mm² （26 mm x 33 mm），因此通过拼接六个掩模将实现5148 mm² 的SiP。如此大的中介层不仅可以为多个大型计算小芯片提供空间，还可以为12堆栈HBM内存留出足够的空间，这意味着12288位内存接口带宽高达9.8 TB/秒。而构建5148 mm² SiP是一项极其艰巨的任务，目前Nvidia H100加速器，其封装跨越一个中介层多个掩模大小，成本已经高达30000 美元。因此，更大、更强大的芯片可能会进一步推高封装成本。除了CoWoS-L，一些芯片设计公司也开始研究晶圆级系统(System on Wafer，SoW)，这类设计将整个晶圆作为一个封装单元，逻辑、存储与控制相关的芯片都需要通过封装来集成，RDL的布线将会相当复杂，且RDL层数将会越来越高。对于这两大先进封装技术走向，潘昌隆表示，更大面积的芯片封装将对传统步进式光刻机的使用带来诸多挑战。一是掩模（mask）拼接问题。随着封装面积的增加，单一片掩模无法覆盖整个芯片，需要使用多个掩模并进行拼接。这增加了制造过程中的复杂性，可能导致拼接处的对准误差，影响最终产品的性能和良率。而且封装面积的增大可能会增加生产过程中的翘曲和缺陷，导致良率下降。特别是在掩模拼接区域，任何微小的误差都可能影响整个芯片的性能。而随着芯片集成化和大尺寸晶圆的使用，晶圆翘曲问题也愈发严峻，已成为影响先进封装可靠性的主要挑战之一。二是设计复杂度提高，生产效率下降。大尺寸封装设计需要更复杂的布线和层叠技术，如RDL层的布线将会相当复杂，且层数将会越来越多，这对设计工作和制造工艺都带来了极高的挑战。尤其大尺寸封装设计需要在光刻机中切换掩模来进行同层线路的曝光，这种频繁的掩模切换会降低生产的效率，拉长生产周期。三是设备局限性。传统的步进式投影光刻设备掩模尺寸大多是26×33mm² ，可能没有经验应对大尺寸封装的翘曲等问题。大尺寸封装的光刻需要设备具备处理更大尺寸晶圆/载板和应对翘曲等问题的能力。潘昌隆表示，除了CoWoS和SoW等晶圆级封装，FoPLP封装技术也开始逐渐发力，步进式光刻机在应对这类大面积封装同样力不从心，而直写光刻技术将会是最佳选择。在泛半导体领域，根据是否使用掩模版，光刻技术主要分为掩模光刻与直写光刻。掩模光刻可进一步分为接近/接触式光刻以及投影式光刻。直写光刻也称无掩模光刻，是指计算机控制的高精度光束聚焦投影至涂覆有感光材料的基材表面上，无需掩模直接进行扫描曝光。过去很长一段时间，掩模光刻技术是光刻工艺路线中的最佳选择；但随着成本日益高涨，未来，无掩模直写光刻技术或将凭借成本优势及行业布局逐渐受到行业关注。尤其在先进封装领域，直写光刻技术以其独特的优势和广泛的市场潜力，正逐渐成为推动行业创新的关键力量。直写光刻如何改写先进封装市场格局芯碁微装作为国内直写光刻设备的细分龙头，随着国内中高端PCB与 IC载板需求的增长及国产化率需求提升，正不断加快在载板、先进封装、新型显示、掩模版制版、功率分立器件、光伏电镀铜等方面的布局。潘昌隆表示，在先进封装领域，芯碁微装直写光刻设备中除了无掩模带来的成本及操作便捷等优势，在RDL、互联、智能纠偏、适用大面积芯片封装等方面都很有优势，设备在客户端进展顺利，并已经获得大陆头部先进封装客户的连续重复订单。潘昌隆总结了直写光刻技术应用于先进封装的几大优势。首先，掩模的制作往往耗时且成本高昂，直写光刻技术不使用传统步进式光刻所需的掩模，通过数字化的方式直接在硅片上进行图案曝光，大大缩短了产品从设计到市场的时间，并显著降低制造成本。并且直写光刻技术能够适应复杂的RDL设计和多层封装结构，这在传统的步进式光刻中可能难以实现，客户可以更灵活地调整和优化设计，适应不同需求，特别是在研发或样品开发阶段。其次，直写光刻技术减少了掩模交换和拼接的需求，简化了生产流程，从而提高了生产效率。尤其随着封装面积的增大，如CoWoS-L和FoPLP等技术的发展，直写光刻技术能够有效应对大尺寸封装的挑战。它能够处理超出传统掩模尺寸的大面积封装设计，避免了掩模拼接问题，提高了生产效率。同时直接光刻自由多分割和智能涨缩模式应对板级封装中大尺寸多增层曲翘变形有着极佳的品质。最后，对于当前追求国产化和减少对外部依赖的市场需求，大陆在先进制程受限的情况下，正在加大力度发展类CoWoS、Chiplet等先进封装以弥补性能差距，在此背景下，直写光刻技术提供了一种自主可控的解决方案，有助于降低供应链风险，增强国内产业的竞争力。“随着高性能大算力芯片要求不断提高，先进封装技术如CoWoS-L和FoPLP的需求将持续增长。随着大尺寸的RDL与SOW等未来产品的出现，直写光刻技术凭借其在大尺寸封装领域及成本方面的优势，将迎来广阔的市场空间。”潘昌隆表示，目前芯碁微装设备已实现低至2um的线宽距，涉及工艺包括垂直布线TSV、水平布线Bumping的RDL环节等，以灵活的数字掩模和高良品率满足了先进封装客户的要求，目前已有多台设备交付客户端，产品的稳定性和功能已经得到验证。值得注意的是，除了光刻制程，在晶圆切割、智能纠偏领域，直写光刻也展现出显著的技术优势。潘昌隆指出，在芯片制造过程中，需要采用切割工艺对晶圆进行划片，然而传统的金刚石切割、砂轮切割或激光切割会对晶圆造成较为严重的损伤，导致晶圆应力、碎裂、芯片性能下降等问题。目前在先进封装领域，高端的客户开始采用深硅刻蚀(DRIE)工艺的等离子切割来取代传统切割方法。不过DRIE需要一道曝光制程，但是此道曝光工艺不复杂，直写光刻技术能够直接在硅片或其他基底材料上绘制出精确的切割道，这些图案可以是简单的直线、曲线或其他复杂几何形状，并且能够实现更平滑和更精确的切割边缘，减少刀切或激光切割等传统切割方法可能引入的应力和损伤。此外，由于直写光刻使用的是数字光束和虚拟掩模，它不需要为每个不同的切割图案制作和更换物理掩模，这大大节省了成本和时间。另一个CoWoS典型场景是AI芯片中集成的多个HBM，需要将多个DRAM芯片进行堆叠，形成大容量的存储单元。直写光刻技术在此过程中可以用于精确地绘制切割道，以便进行芯片的切割和堆叠。相比传统的切割方式，不仅提高了切割的精度，还有助于实现更紧密的芯片堆叠，从而提升存储密度和性能。此外，直写光刻技术还可以确保切割后的芯片表面平整度高，这对于后续的混合键合（hybrid bonding）等工艺至关重要。“直写光刻技术在这两种切割场景中的应用，不仅可以提高切割的精度和质量，还可以减少生产成本和时间，提高整体的生产效率。”潘昌隆强调，“通过直写光刻技术，可以实现更灵活的设计调整和更快速的产品迭代，满足市场对高性能、高密度芯片的需求。”除此之外，直写光刻技术也越来越多地用于智能纠偏。潘昌隆解释，由于目前在先进封装的晶圆重构封装中存在三大技术难点，第一是芯粒偏移(Die Shift)，这是指在芯片转移过程出现了偏位、涨缩等情况从而导致实际的芯粒位置和预设位置产生了偏差，进而需要纠偏；第二是翘曲(Warpage)，这是由EMC材料和硅片的热膨胀系数不匹配而产生的形变，会导致曝光不良；第三是残胶(Residue)。对于芯粒的偏移问题，直写光刻技术可以通过更改布线或PI层或凸点纠偏的图形矫正以保证RDL层图形的精度。此外，在FoWLP的贴片工艺中，基于直写光刻的PI纠偏方案可以很好地缩小贴片机的贴片误差。因此，在晶粒偏移、衬底翘曲、基片变形等领域，直写光刻技术的自适应调整能力，使之具有良率高、一致性好的优点。由于直写光刻相较于步进式光刻的优势主要体现在无需物理掩模就可实现实时图案调整、提升生产效率与良率等方面，因而能够适应多层和大尺寸封装的复杂纠偏需求。其灵活性和高精度纠偏能力，简化了生产流程，降低了成本，并支持了先进封装技术的快速发展，满足市场对高性能、高密度芯片的需求。机遇与挑战共存，直写光刻生态链正在重塑根据Yole和集微咨询的预估，2022-2026年全球先进封装市场规模将从379亿美元增长至482亿美元，CAGR达到6.2%。未来先进封装技术在整个封装市场的占比正在逐步提升，3D封装、扇型封装(FOWLP/PLP)、微间距焊线技术，以及系统级封装(SiP)等技术的发展成为延续摩尔定律的重要途径。同时，Yole也预测，在IC先进封装领域内，激光直写光刻设备将在未来三年内逐步成熟并占据一定市场份额，具有良好的市场应用前景。诚然，直写光刻技术在先进封装领域开始崭露头角，但目前距离大规模量产使用仍需要克服一系列技术和市场方面的挑战。潘昌隆指出，首先，随着先进封装技术的发展，对光刻精度的要求越来越高。直写光刻技术需要进一步提升其解析度，以满足更小线宽和更高密度的封装需求。其次，直写光刻在良率和产速(UPH)等方面尚不能完全与步进式光刻媲美，而良率的瓶颈主要在于市场上仍然没有专门为直写光刻开发的光刻胶以及配套的光源。传统的光刻胶和介质层材料是为步进式光刻机设计的，直写光刻技术需要与这些材料更好地匹配，以确保光刻质量和效率。最后是许多封装客户对直写光刻技术仍然缺乏了解，需要更多的市场教育和技术普及来提高客户的认知度和接受度，并且如何在市场竞争中突出芯碁微装的独特优势并赢得客户信任也是一大挑战。随着国内半导体产业在先进制程领域发展受限，对先进封装的需求与日俱增，目前大陆在类CoWoS等2.5D、3D封装领域的研发正在加速挺进。芯碁微装在推动先进封装领域的国产化方面，制订并采取了一系列切实有效的计划和措施。“本土化研发是芯碁微装的核心战略之一。公司建立了强大的本土研发团队，专注于技术创新和产品开发，确保技术能够及时响应国内客户的需求。通过本土化研发，芯碁微装能够快速适应市场变化，推动技术进步。”潘昌隆表示，“在提升直写光刻良率、生产效率等方面，芯碁微装也与国内上下游产业链建立了密切的合作。例如在配套的光刻胶上，芯碁微装正与日系、大陆的i线、KrF光刻胶厂商密切合作，进行生产验证、配方调整等工作，提升量产可行性。与此同时，芯碁微装还与国内封装厂、设计公司和晶圆厂等建立了紧密的合作关系，了解客户需求和使用反馈，为他们提供定制化的解决方案。”值得一提的是，芯碁微装致力于提高零部件的国产化比例，目前90%以上的零部件已经实现国产化。这不仅减少了对进口零部件的依赖，增强了供应链的稳定性，还降低了生产成本，提高了产品的市场竞争力。随着技术的不断成熟和市场的逐步认可，整个生态链将被重塑，在生态链的各个环节，从材料供应商到设备制造商，再到最终的封装企业，都开始积极适应这一变革，探索与直写光刻技术相适应的新产品、新工艺和新解决方案。这种跨行业、跨领域的合作，将进一步加速直写光刻技术的创新和应用。相信直写光刻不仅将在先进封装领域扮演越来越重要的角色，而且将成为重塑国内半导体产业链结构和提升产业竞争力的重要推手。

盛美半导体设备（上海）股份有限公司（以下简称“盛美上海”），作为一家为半导体前道和先进晶圆级封装应用提供晶圆工艺解决方案的卓越供应商，于7月30日推出适用于扇出型面板级封装应用的Ultra C vac-p负压清洗设备，该设备利用负压技术去除芯片结构中的助焊剂残留物，显著提高了清洗效率。标志着盛美上海成功进军高增长的扇出型面板级封装市场。盛美上海宣布一家中国大型半导体制造商已订购Ultra C vac-p面板级负压清洗设备，设备已于7月运抵客户工厂。 据Yole预测，扇出型面板级封装方法的应用增长速度高于扇出市场整体增长速度，其市场份额相较于扇出型晶圆级封装而言将从2022年的2%上升至2028年的8%。预计增长背后的主要动力是成本的降低，传统硅晶圆的使用率低于85%，而面板的使用率高于95%，600x600毫米面板的有效面积是300毫米传统硅晶圆有效面积的5.7倍，面板总体成本预计可降低66%。1 面积利用率的提高带来了更高的产能、更大的AI芯片设计灵活性以及显著的成本降低。 盛美上海董事长王晖博士表示：“在人工智能、数据中心和自动驾驶汽车的推动下，新兴的扇出型面板级封装方法能够提高计算能力、减少延迟并增加带宽。此方法正在迅速成为关键解决方案，它将多个芯片、无源器件和互连集成在面板上的单个封装内，可提供更高的灵活性、可扩展性以及成本效益。面板级负压清洗设备标志着盛美上海在解决下一代先进封装技术的清洗挑战方面迈出重要一步，彰显了半导体制造领域的持续创新，兑现了盛美上海始终致力于满足不断演变的行业需求的坚定承诺。”关于Ultra C vac-p面板级负压清洗设备在底部填充之前清除助焊剂残留物是先进封装流程中消除底部填充空隙的关键步骤。由于表面张力和有限的液体渗透力，传统清洗方法在处理小凸起间距（小于40微米）和大尺寸芯片时比较困难。负压清洗可使清洗液到达狭窄的缝隙，从而有效解决这一问题。此外，由于液体经过距离较长，因此传统方法可能无法满足较大芯片单元的清洗需求。采用负压清洗功能设备后，整个芯片单元甚至是中心部位均可得到彻底清洗，有效避免残留物影响器件性能。Ultra C vac-p面板级负压清洗设备专为面板而设计，该面板材料可以是有机材料或者玻璃材料。该设备可处理510x515毫米和600x600毫米的面板以及高达7毫米的面板翘曲。

2024年5月9-10日，仪器信息网联合电子工业出版社共同主办了第三届“半导体工艺及封装检测新技术”网络会议，并得到了日本电子、日立科学仪器、徕卡、SCIEX中国、青岛众瑞等多家仪器企业的大力支持。会议旨在邀请领域内专家围绕半导体产业常用的工艺与封装检测技术，从各种半导体制造工艺及封装检测技术等方面带来精彩报告。会议共历时2天，20余名专家和近千名观众围绕薄膜沉积与外延及其检测技术、光刻与刻蚀及其检测技术、半导体封装及其检测技术、半导体失效分析及沾污检测四个专题展开线上讨论。会议过程中，听众积极参与，直播间氛围热烈。会议的21个报告，经征求报告嘉宾意见，部分报告将设置视频回放，便于广大网友温故知新，详情见下表：第三届半导体工艺及封装检测新技术网络会议05月09日薄膜沉积与外延及其检测技术报告题目报告嘉宾回放链接原子层沉积技术发展及应用屈芙蓉中国科学院微电子研究所 高级工程师回放第十族贵金属硫化物少层材料研究进展杨鹏云南大学 研究员不回放Si衬底上GaN基材料外延生长研究进展陈正昊北京大学 博士回放05月09日光刻与刻蚀及其检测技术报告题目报告嘉宾回放链接面向广义芯片的特种曝光装备及关键技术研究刘俊伯中国科学院光电技术研究所 副研究员回放SCIEX质谱在光刻胶成分分析与表征的应用及解决方案陈慧敏SCIEX 应用支持专家不回放如何通过3讲堂实现会议营销事半功倍刘亚伟北京信立方科技发展股份有限公司 会议运营部平台运营经理回放爱发科在化合物半导体刻蚀(GaN, InP, LN)的解决方案吴必昇爱发科（苏州）技术研究开发有限公司 研究员不回放硅干法刻蚀技术介绍王晓东中国科学院半导体研究所 研究员回放05月10日半导体封装及其检测技术报告题目报告嘉宾回放链接元器件国产化验证工艺整体解决方案周舟工业和信息化部电子第五研究所 工程师不回放碳化硅功率器件封装与可靠性测试田鸿昌中国电气装备集团科学技术研究院有限公司 电力电子器件专项负责人回放新能源汽车用功率器件可靠性测试标准AQG324解读（下）邓二平合肥工业大学 教授回放先进封装集成电路机械性能评价邓传锦工业和信息化部电子第五研究所 高级工程师不回放众瑞0.1μm尘埃粒子计数器样机开放试用！青岛众瑞智能仪器股份有限公司/05月10日半导体失效分析及沾污检测报告题目报告嘉宾回放链接化合物半导体材料检测与应用李春华上海市计量测试技术研究院 集成电路产业中心主任/高工回放使用截面抛光仪制备电子元件截面样品——截面制备原理与封装半导体元件内部截面制备庞铮捷欧路（北京）科贸有限公司 应用工程师回放日立半导体FA解决方案--制样、观察、量测、分析周鸥日立科学仪器（北京）有限公司 专门部长不回放徕卡光学显微镜在电子半导体的应用王海银徕卡显微系统(上海)贸易有限公司 工业显微镜应用工程师回放徕卡先进制样技术在电子半导体行业应用介绍王露露徕卡显微系统(上海)贸易有限公司 电镜制样产品应用工程师回放先进表征技术驱动新材料研发：从基础研究到产品“微”创新刘小春长沙理工大学金属研究所 所长/教授回放集成电路静电放电失效分析与评价何胜宗工业和信息化部电子第五研究所 高级工程师回放芯片的可靠性应用设计与测试评估黄伟冠工业和信息化部电子第五研究所 项目工程师不回放引线键合工艺及监控手段介绍张乐银华东光电集成器件研究所 所级关键技能带头人 中国兵器集团公司关键技能带头人回放

芯片封装，就是把生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。因此，封装对半导体集成电路而言，非常重要。封装材料通常是环氧基化合物（环氧树脂模塑化合物、底部填充环氧树脂、银芯片粘接环氧树脂、圆顶封装环氧树脂等）。具有优异的热稳定性、尺寸稳定性以及良好户外性能的环氧树脂非常适合此类应用。通常，过程工程师将面临以下问题：a）特定化合物的工艺窗口是什么？b）如何控制这个过程？c）优化的固化条件是什么？d）如何缩短循环时间？珀金埃尔默可为半导体封装行业提供全面的热分析仪解决方案，帮您轻松面对这些问题。DSC 8000/8500TGA 8000STA 6000/8000TMA 4000DMA 8000差示扫描量热法（DSC）■ 表征封装材料的热性能 DSC数据提供了环氧树脂玻璃化转变温度、固化反应的起始温度、固化热量和工艺最终温度的信息。■ 优化制造工艺 玻璃化转变温度是衡量环氧化合物交联密度的良好指标。DSC可用于显示玻璃化转变温度，在给定温度下随固化时间的变化情况（左）。玻璃化转变温度与温度/时间关系曲线，可确定最佳工艺条件（右）。■ 测定焊料合金的熔点 含有3%（重量比）铜（Cu）、银（Ag）或铋（Bi）的锡合金的熔点差别明显热重分析法（TGA）■ 研究脱气性能和热稳定性 TGA结果显示两种材料具有不同的脱气性能。重量损失（脱气）程度越高，表明与引脚框架接触的环氧树脂密封剂的环氧—引脚框架分离概率越高。热机械分析（TMA）■ 测定热膨胀系数、玻璃化转变温度 环氧树脂的TMA曲线。高热膨胀系数可能导致电线过早断裂。不同热膨胀系数之间的拐点可以定义为玻璃化转变温度。动态力学分析（DMA）■ 测量热转变，如玻璃化转变温度、结晶或熔化 PCB的DMA结果■ 测量内应力 DMA结果显示透明模塑化合物的内应力热分析仪是半导体封装行业的重要工具。它们不仅在设计和开发阶段发挥了重要作用，而且还可用于进行故障分析和质量控制。许多标准方法都对热分析的使用进行了描述。珀金埃尔默提供全套热分析仪器和方案，帮助用户优化加工条件并选择合适的材料以满足性能要求，从而确保半导体企业能够生产出高品质的产品。想了解更多详情，请扫描二维码下载完整技术资料。

超材料是指一类具有天然材料所不具备的超常物理特性的人造复合结构。其优异性能来自人工结构，而不是材料本身。超材料突破了传统的设计原则，通过物理尺度上的有序结构设计获得了优异的性能。超材料的优异性能引起了各个领域的关注，促使其在广泛应用于隐形斗篷、零折射率材料、等离子传感器、能量收集器等领域。近期，来自南方科技大学的汪宏教授团队以超材料为模板设计了一种陶瓷-聚合物复合材料。该团队首先利用高精度3D打印实现了超材料模板，再通过溶胶-凝胶牺牲模板法制备出了无铅压电陶瓷骨架，将聚二甲基硅氧烷（PDMS）浇筑在陶瓷骨架上形成了一种独特的三维互连的压电陶瓷-聚合物复合材料。这种压电超材料具有高机电响应和力学灵活性。这种三维互连结构的复合材料在人体运动监测、人造肌肉和皮肤中作为传感和自发电器件具有潜在的应用。相关成果以“Lead-free piezoelectric composite based on a metamaterial for electromechanical energy conversion”为题发表在《Advanced Materials Technologies》期刊上。该研究使用面投影微立体光刻技术(nanoArch S140，摩方精密) 打印树脂结构，并以该结构作为超材料模板。超材料模板尺寸：40 mm×40 mm×10 mm，打印层厚设置为10 μm，并通过最小微单元晶格调控实现定制化打印。随后通过模板法制备无铅压电陶瓷骨架：为了使模板表面附着更多的钛酸钡溶胶，该团队设计通过表面处理法使模板表面吸附一层厚厚的聚多巴胺层，之后将附着聚多巴胺的超材料浸泡在钛酸钡溶胶中一段时间再取出，最后经过风干—熟化—煅烧的处理获得最终的陶瓷骨架。 用聚二氧机硅氧烷封装无铅压电陶瓷骨架，得到了一种具有超材料结构的压电复合材料。钛酸钡超材料-PDMS复合材料拥有良好的力学特性，在相同钛酸钡体积下其压电极化程度也比无序混乱分布的钛酸钡-PDMS复合材料高许多。钛酸钡超材料-PDMS复合材料具有高灵敏度，可以应用于不同的传感器，如运动计步、重量感应和心跳监测等。我们相信，这项研究将为开发用于能量采集器、传感器和人造皮肤等机电设备的高性能柔性材料提供了一种新策略。 图1 面投影微立体光刻技术示意图 图2 面投影微立体光刻技术打印树脂结构作为超材料模板 图3 面投影微立体光刻技术打印的超材料表面附着聚多巴胺层的制备 图4 溶胶—凝胶法制备超材料骨架及PDMS封装制备压电复合材料 图5 钛酸钡超材料-PDMS复合材料的压电性能测试 图6 钛酸钡超材料-PDMS复合材料应用于可穿戴装置 图7 钛酸钡超材料-PDMS复合材料应用于能量收集