应用材料在3nm以下节点的芯片布线领域取得重大突破

当地时间6月16日，应用材料公司宣布推出了一种全新的先进逻辑芯片布线工艺技术，可微缩到3纳米及以下技术节点。

虽然尺寸微缩有利于提高晶体管性能，但互连布线的情况则恰好相反：较小的电线却具有更大的电阻，从而降低了性能并增加了功耗。如果没有材料工程的突破，通过互连从7nm节点到3nm节点电阻将增加10倍，从而抵消晶体管缩放的优势。

应用材料公司开发了一种名为Endura® Copper Barrier Seed IMS™的全新的解决方案。它是一种集成材料解决方案，在高真空下将七种不同的工艺技术组合在一个系统中：ALD、PVD、CVD、铜回流、表面处理、接口工程和计量。该组合将符合要求的 ALD 替换为选择性 ALD，从而消除了通过接口的高电阻性障碍。该解决方案还包括铜回流技术，使空隙自由缺口填补了狭窄的功能。通过接触接口的电阻降低高达 50%，提高芯片性能和功耗，使逻辑扩展继续扩展到 3nm 及以上。

应用材料半导体产品集团高级副总裁兼总经理普拉布·拉贾（Prabu Raja）表示："智能手机芯片拥有数百亿的铜互连，线路已经消耗了芯片三分之一的电量。"在真空中集成多种工艺技术使我们能够重新设计材料和结构，使消费者能够拥有更强大的设备和更长的电池寿命。这种独特的集成解决方案旨在帮助客户改善性能、功率和面积成本。”

Endura® Copper Barrier Seed IMS™系统现在正被全球领先的逻辑节点代工厂客户使用。