芯片封装测试仪

新华网成都3月26日电 26日,英特尔成都芯片封装测试厂第4.8亿颗芯片下线,最先进的2010全新酷睿移动处理器正式投产。至此,成都成为英特尔全球最大芯片封装测试中心之一。 　　作为中国唯一的英特尔芯片封装测试中心,成都厂已封装测试4.8亿颗芯片,确立了其在英特尔全球布局中的重要地位。2010年下半年,成都工厂还将建设成为英特尔全球集中进行晶圆预处理的三大工厂之一,成为全球封装测试来料的重要供应基地。 　　2009年,英特尔成都封装测试工厂年出口额约占成都出口加工区总额的80%,占四川省加工贸易出口的约30%。成都市委副书记唐川平表示,英特尔落户成都后,对成都加快信息产业集群发展,吸引更多世界知名企业入驻起到积极作用,并助推成都及西部实现经济结构调整和产业升级,迈向世界高新技术产业行列。 　　2003年8月,英特尔宣布投资建设英特尔成都芯片封装测试中心。截至目前,英特尔不断扩大成都厂的生产能力,在成都的总投资额已达到6亿美元。

为了解决散热问题，封装厂商在探索各种方法一些过热的晶体管可能不会对可靠性产生很大影响，但数十亿个晶体管产生的热量会影响可靠性。对于 AI/ML/DL 设计尤其如此，高利用率会增加散热，但热密度会影响每个先进的节点芯片和封装，这些芯片和封装用于智能手机、服务器芯片、AR/VR 和许多其他高性能设备。对于所有这些，DRAM布局和性能现在是首要的设计考虑因素。无论架构多么新颖，大多数基于 DRAM 的内存仍面临因过热而导致性能下降的风险。易失性内存的刷新要求（作为标准指标，大约每 64 毫秒一次）加剧了风险。“当温度提高到 85°C 以上时，就需要更频繁地刷新电容器上的电荷，设备就将转向更频繁的刷新周期，这就是为什么当设备变得越来越热，电荷从这些电容器中泄漏得更快的原因。不幸的是，刷新该电荷的操作也是电流密集型操作，它会在 DRAM 内部产生热量。天气越热，你就越需要更新它，但你会继续让它变得更热，整个事情就会分崩离析。”除了DRAM，热量管理对于越来越多的芯片变得至关重要，它是越来越多的相互关联的因素之一，必须在整个开发流程中加以考虑，封装行业也在寻找方法解决散热问题。选择最佳封装并在其中集成芯片对性能至关重要。组件、硅、TSV、铜柱等都具有不同的热膨胀系数 (TCE)，这会影响组装良率和长期可靠性。带有 CPU 和 HBM 的流行倒装芯片 BGA 封装目前约为 2500 mm2。一个大芯片可能变成四五个小芯片，总的来说，这一趋势会持续发展下去，因为必须拥有所有 I/O，这样这些芯片才能相互通信。所以可以分散热量。对于应用程序，这可能会对您有所一些帮助。但其中一些补偿是因为你现在有 I/O 在芯片之间驱动，而过去你在硅片中需要一个内部总线来进行通信。最终，这变成了一个系统挑战，一系列复杂的权衡只能在系统级别处理。可以通过先进的封装实现很多新事物，但现在设计要复杂得多，当一切都如此紧密地结合在一起时，交互会变多。必须检查流量。必须检查配电。这使得设计这样的系统变得非常困难。事实上，有些设备非常复杂，很难轻易更换组件以便为特定领域的应用程序定制这些设备。这就是为什么许多高级封装产品适用于大批量或价格弹性的组件，例如服务器芯片。对具有增强散热性能的制造工艺的材料需求一直在强劲增长。Chiplet模块仿真与测试进展工程师们正在寻找新的方法来在封装模块构建之前对封装可靠性进行热分析。例如，西门子提供了一个基于双 ASIC 的模块的示例，该模块包含一个扇出再分布层 (RDL)，该扇出再分配层 (RDL) 安装在 BGA 封装中的多层有机基板顶部。它使用了两种模型，一种用于基于 RDL 的 WLP，另一种用于多层有机基板 BGA。这些封装模型是参数化的，包括在引入 EDA 信息之前的衬底层堆叠和 BGA，并支持早期材料评估和芯片放置选择。接下来，导入 EDA 数据，对于每个模型，材料图可以对所有层中的铜分布进行详细的热描述。量化热阻如何通过硅芯片、电路板、胶水、TIM 或封装盖传递是众所周知的。存在标准方法来跟踪每个界面处的温度和电阻值，它们是温差和功率的函数。“热路径由三个关键值来量化——从器件结到环境的热阻、从结到外壳（封装顶部）的热阻以及从结到电路板的热阻，”详细的热模拟是探索材料和配置选项的最便宜的方法。“运行芯片的模拟通常会识别一个或多个热点，因此我们可以在热点下方的基板中添加铜以帮助散热或更换盖子材料并添加散热器等。对于多个芯片封装，我们可以更改配置或考虑采用新方法来防止热串扰。有几种方法可以优化高可靠性和热性能，”在模拟之后，包装公司执行实验设计 (DOE) 以达到最终的包装配置。但由于使用专门设计的测试车辆的 DOE 步骤耗时且成本更高，因此首先利用仿真。选择 TIM在封装中，超过 90% 的热量通过封装从芯片顶部散发到散热器，通常是带有垂直鳍片的阳极氧化铝基。具有高导热性的热界面材料 (TIM) 放置在芯片和封装之间，以帮助传递热量。用于 CPU 的下一代 TIM 包括金属薄板合金（如铟和锡）和银烧结锡，其传导功率分别为 60 W/mK 和 50 W/mK。随着公司从大型 SoC 过渡到小芯片模块，需要更多种类的具有不同特性和厚度的 TIM。Amkor 研发高级总监 YoungDo Kweon 在最近的一次演讲中表示，对于高密度系统，芯片和封装之间的 TIM 的热阻对封装模块的整体热阻具有更大的影响。“功率趋势正在急剧增加，尤其是在逻辑方面，因此我们关心保持低结温以确保可靠的半导体运行，”Kweon 说。他补充说，虽然 TIM 供应商为其材料提供热阻值，但从芯片到封装的热阻，在实践中，受组装过程本身的影响，包括芯片和 TIM 之间的键合质量以及接触区域。他指出，在受控环境中使用实际装配工具和粘合材料进行测试对于了解实际热性能和为客户资格选择最佳 TIM 至关重要。孔洞是一个特殊的问题。“材料在封装中的表现方式是一个相当大的挑战。你已经掌握了粘合剂或胶水的材料特性，材料实际润湿表面的方式会影响材料呈现的整体热阻，即接触电阻，”西门子的 Parry 说。“而且这在很大程度上取决于材料如何流入表面上非常小的缺陷。如果缺陷没有被胶水填充，它代表了对热流的额外阻力。”以不同的方式处理热量芯片制造商正在扩大解决热量限制的范围。“如果你减小芯片的尺寸，它可能是四分之一的面积，但封装可能是一样的。是德科技内存解决方案项目经理 Randy White 表示，由于外部封装的键合线进入芯片，因此可能存在一些信号完整性差异。“电线更长，电感更大，所以有电气部分。如果将芯片的面积减半，它会更快。如何在足够小的空间内消散这么多的能量？这是另一个必须研究的关键参数。”这导致了对前沿键合研究的大量投资，至少目前，重点似乎是混合键合。“如果我有这两个芯片，并且它们之间几乎没有凸起，那么这些芯片之间就会有气隙，”Rambus 的 Woo 说。“这不是将热量上下移动的最佳导热方式。可能会用一些东西来填充气隙，但即便如此，它还是不如直接硅接触好。因此，混合直接键合是人们正在做的一件事。”但混合键合成本高昂，并且可能仍仅限于高性能处理器类型的应用，台积电是目前仅有的提供该技术的公司之一。尽管如此，将光子学结合到 CMOS 芯片或硅上 GaN 的前景仍然巨大。结论先进封装背后的最初想法是它可以像乐高积木一样工作——在不同工艺节点开发的小芯片可以组装在一起，并且可以减少热问题。但也有取舍。从性能和功率的角度来看，信号需要传输的距离很重要，而始终开启或需要保持部分关断的电路会影响热性能。仅仅为了提高产量和灵活性而将模具分成多个部分并不像看起来那么简单。封装中的每个互连都必须进行优化，热点不再局限于单个芯片。可用于排除或排除小芯片不同组合的早期建模工具为复杂模块的设计人员提供了巨大的推动力。在这个功率密度不断提高的时代，热仿真和引入新的 TIM 仍然必不可少。

近日，记者从量子计算芯片安徽省重点实验室获悉，我国科研团队成功研制出第一代商业级半导体量子芯片电路载板，该载板最大可支持6比特半导体量子芯片的封装和测试需求，使半导体量子芯片可更高效地与其他量子计算机关键核心部件交互联通，将充分发挥半导体量子芯片的强大性能。量子计算机具有比传统计算机更高效的计算能力和更快的运算速度，在多种不同技术路线中，半导体量子计算因其自旋量子比特尺寸小、良好的可扩展性、与现代半导体工艺技术兼容等优点，被视为有望实现大规模量子计算机处理器的强有力候选之一。据了解，要实现半导体量子计算，需要该体系下稳定、可控的量子比特，芯片载板则扮演了支持量子芯片与外界测量链路及测控设备建立稳定连接的关键角色。但该领域资金投入大、技术壁垒高导致整体研发周期长、研发难度大。目前国际上生产半导体量子芯片载板的仅有丹麦一家量子计算硬件公司。“量子芯片载板是量子芯片封装中不可或缺的一部分，量子芯片的载版就好比城市的‘地基’，它能够为半导体量子芯片提供基础支撑和信号连接，其上集成的电路和器件可有效提升量子比特信号读取的信噪比和读出保真度，确保量子芯片稳定运行。该载板高度集成的各类量子功能器件和电路功能单元，极大地提升了量子芯片的操控性能。”量子计算芯片安徽省重点实验室副主任贾志龙介绍，“研发出这款半导体量子芯片电路载板可以大大节约我国在半导体量子计算技术路线的研发生产成本，也标志着我国半导体量子计算芯片封装技术进入全新阶段。”